期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种新型的绝热低功耗逻辑电路
被引量:
3
1
作者
罗家俊
李晓民
+1 位作者
仇玉林
陈潮枢
《固体电子学研究与进展》
CAS
CSCD
北大核心
2003年第2期225-228,共4页
文中作者提出了一种新型的自举式 Adiabatic逻辑电路—— Pass Transistor-Bootstrap Charge Recov-ery logic(PT-BCRL) ,该电路的操作分为两级 ,第一级负责逻辑值的运算 ,采用传统的 ECRL电路 ,第二级电路通过利用自举效应经 NMOS管对...
文中作者提出了一种新型的自举式 Adiabatic逻辑电路—— Pass Transistor-Bootstrap Charge Recov-ery logic(PT-BCRL) ,该电路的操作分为两级 ,第一级负责逻辑值的运算 ,采用传统的 ECRL电路 ,第二级电路通过利用自举效应经 NMOS管对负载进行充放电 ,使得其充放电为一全绝热过程 ;另外 ,第一级电路通过一互补传输门与第二级电路相连 ,使得该电路的能量的传输和恢复效率都显著得到提高。由于电路分两级操作 ,它很好地解决了传统 Adiabatic电路的功耗和负载电容值直接相关的问题 ,这在用 0 .6μm
展开更多
关键词
绝热低功耗逻辑电路
自举技术
能量恢复
电荷恢复
互补传输门
集成电路
工作原理
下载PDF
职称材料
一种用于32位CPU的CPL流水线乘加器的设计
被引量:
1
2
作者
赵楠
李树国
羊性滋
《微电子学》
CAS
CSCD
北大核心
2004年第6期670-674,共5页
综合的32位乘加器需采用5段流水线才能满足CPU的设计指标,但这样会造成与CPU指令流水线不匹配,带来了控制复杂化。为解决这个问题,采用互补传输门逻辑(CPL)设计了用于32位CPU的高速乘加器,使其流水线段数从原来的5段缩减为与CPU指令...
综合的32位乘加器需采用5段流水线才能满足CPU的设计指标,但这样会造成与CPU指令流水线不匹配,带来了控制复杂化。为解决这个问题,采用互补传输门逻辑(CPL)设计了用于32位CPU的高速乘加器,使其流水线段数从原来的5段缩减为与CPU指令流水线相匹配的3段,简化了控制、降低了功耗、节省了面积。
展开更多
关键词
乘法器
乘加器
互补传输门
逻辑
BOOTH算法
中央处理器
下载PDF
职称材料
题名
一种新型的绝热低功耗逻辑电路
被引量:
3
1
作者
罗家俊
李晓民
仇玉林
陈潮枢
机构
中国科学院微电子中心
出处
《固体电子学研究与进展》
CAS
CSCD
北大核心
2003年第2期225-228,共4页
基金
国家自然科学基金资助项目
合同号 :699760 35
文摘
文中作者提出了一种新型的自举式 Adiabatic逻辑电路—— Pass Transistor-Bootstrap Charge Recov-ery logic(PT-BCRL) ,该电路的操作分为两级 ,第一级负责逻辑值的运算 ,采用传统的 ECRL电路 ,第二级电路通过利用自举效应经 NMOS管对负载进行充放电 ,使得其充放电为一全绝热过程 ;另外 ,第一级电路通过一互补传输门与第二级电路相连 ,使得该电路的能量的传输和恢复效率都显著得到提高。由于电路分两级操作 ,它很好地解决了传统 Adiabatic电路的功耗和负载电容值直接相关的问题 ,这在用 0 .6μm
关键词
绝热低功耗逻辑电路
自举技术
能量恢复
电荷恢复
互补传输门
集成电路
工作原理
Keywords
adiabatic circuit
bootstrapping technique
energy recovery
charge recovery
complement pass-transistor
分类号
TN791 [电子电信—电路与系统]
下载PDF
职称材料
题名
一种用于32位CPU的CPL流水线乘加器的设计
被引量:
1
2
作者
赵楠
李树国
羊性滋
机构
清华大学微电子学研究所
出处
《微电子学》
CAS
CSCD
北大核心
2004年第6期670-674,共5页
基金
国家自然科学基金资助项目(60276016
60476015)
清华大学校基础研究基金资助项目(JC2003059)
文摘
综合的32位乘加器需采用5段流水线才能满足CPU的设计指标,但这样会造成与CPU指令流水线不匹配,带来了控制复杂化。为解决这个问题,采用互补传输门逻辑(CPL)设计了用于32位CPU的高速乘加器,使其流水线段数从原来的5段缩减为与CPU指令流水线相匹配的3段,简化了控制、降低了功耗、节省了面积。
关键词
乘法器
乘加器
互补传输门
逻辑
BOOTH算法
中央处理器
Keywords
Multiplier
Multiplier accumulator circuit
Complementary pass logic
Booth algorithm
CPU
分类号
TN431.2 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种新型的绝热低功耗逻辑电路
罗家俊
李晓民
仇玉林
陈潮枢
《固体电子学研究与进展》
CAS
CSCD
北大核心
2003
3
下载PDF
职称材料
2
一种用于32位CPU的CPL流水线乘加器的设计
赵楠
李树国
羊性滋
《微电子学》
CAS
CSCD
北大核心
2004
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部