U型槽刻蚀工艺对GaN垂直沟槽型金属-氧化物-半导体场效应晶体管电学特性的影响

U型槽的干法刻蚀工艺是GaN垂直沟槽型金属-氧化物-半导体场效应晶体管(MOSFET)器件关键的工艺步骤,干法刻蚀后GaN的侧壁状况直接影响GaN MOS结构中的界面态特性和器件的沟道电子输运.本文通过改变感应耦合等离子体干法刻蚀工艺中的射频功率和刻蚀掩模,研究了GaN垂直沟槽型MOSFET电学特性的工艺依赖性.研究结果表明,适当降低射频功率,在保证侧壁陡直的前提下可以改善沟道电子迁移率,从35.7 cm^2/(V·s)提高到48.1 cm^2/(V·s),并提高器件的工作电流.沟道处的界面态密度可以通过亚阈值摆幅提取,射频功率在50 W时界面态密度降低到1.90×10^12 cm^-2·eV^-1,比135 W条件下降低了一半.采用SiO2硬刻蚀掩模代替光刻胶掩模可以提高沟槽底部的刻蚀均匀性.较薄的SiO2掩模具有更小的侧壁面积,高能离子的反射作用更弱,过刻蚀现象明显改善,制备出的GaN垂直沟槽型MOSFET沟道场效应迁移率更高,界面态密度更低.

用于射频能量收集的低阈值CMOS整流电路设计

基于TSMC 180 nm工艺,设计了一款高效率低阈值整流电路。在传统差分输入交叉耦合整流电路的基础上,提出源极与衬底之间增加双PMOS对称辅助晶体管配合缓冲电容的改进结构,对整流晶体管进行阈值补偿。有效缓解了MOS管的衬底偏置效应,降低了整流电路的开启阈值电压,针对较低输入信号功率,提高了整流电路的功率转换效率(PCE)。同时将低阈值整流电路三级级联以提高输出电压。测试结果显示,在输入信号功率为-14 dBm@915 MHz时,三级级联低阈值整流电路实现了升压功能,能稳定输出1.2 V电压,峰值PCE约为71.32%。相较于传统结构,该低阈值整流电路更适合用于射频能量收集。

微电容超声换能器的前端专用集成电路设计

针对微电容超声换能器(CMUT)微弱电流信号检测的要求,设计了一种用于CMUT的前端专用集成电路——运算放大器(OPA)电路。运算放大器电路采用两级放大结构,第一级采用全差分折叠-共源共栅结构,输出级采用AB类控制的轨到轨输出级,在运算放大器电路反相输入端和输出端通过一个反馈电阻实现CMUT电流信号到电压信号的转换。采用GlobalFoundries 0.18μm的标准CMOS工艺进行了仿真设计和流片,芯片尺寸为226μm×75μm。仿真结果表明,运算放大器的开环增益为62 dB,单位增益带宽为30 MHz,在3 MHz处的输入参考噪声电压为2.9μV/Hz^(1/2),电路采用±3.3 V供电,静态功耗为11 mW。测试结果表明仿真与实测结果相符,该运算放大器电路能够实现CMUT微弱电流信号检测功能。

一种适用于2.4GHz ISM射频波段的全集成C MOS压控振荡器

提出了一种频率可调范围约 2 30MHz的全集成LC压控振荡器 (VCO) .该压控振荡器是用 6层金属、0 18μm的标准CMOS工艺制造完成 .采用MOS晶体管和电容组合来实现等效变容管 ,为降低芯片面积仅使用一个片上螺旋电感 ,并实施了低电压、低功耗的措施 .测试结果表明 ,该压控振荡器在电源电压为 1 8V的情况下功耗约为10mW ,在振荡器中心频率为 2 46GHz时的单边带相位噪声为 - 10 5 89dBc/Hz @6 0 0kHz .该压控振荡器可以应用于锁相环电路或频率综合器中 .

基于90nm CMOS工艺的60GHz射频接收前端电路设计

设计了一款用于中国60 GHz标准频段的射频接收前端电路。该射频接收前端采用直接变频结构,将59～64 GHz的微波信号下变频至5～10 GHz的中频信号。射频前端包括一个四级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA设计中考虑了ESD的静电释放路径。后仿真表明,射频接收前端的转换增益为13.5～17.5 dB,双边带噪声因子为6.4～7.8 dB,输入1 dB压缩点为-23 dBm。电路在1.2 V电源电压下功耗仅为38.4 mW。该射频接收前端电路采用IBM 90 nm CMOS工艺设计,芯片面积为0.65 mm2。

用于射频标签的低功耗上电复位电路

介绍了一种用于射频标签芯片中数字逻辑部分的上电复位电路。该上电复位电路适应于低电源电压的芯片,改变MOS晶体管的参数以及延迟时间可以调节脉冲的宽度和数字门电路加宽脉冲的宽度,通过反馈管,电路能够抵抗比较大的电源电压噪声影响。电路产生上电复位信号脉冲后,通过反馈控制使能端信号关断整个电路,实现低功耗。电路采用华虹NEC公司0.13μm标准CMOS工艺流片,测试结果表明,此电路能够输出有效的脉冲信号;脉冲过后的导通电流基本为0。FPGA平台的验证表明,芯片输出的POR信号能够正确启动标签中的数字基带芯片,输出信号有效。

基于CMOS SOI工艺的射频开关设计

采用0.18μm CMOS SOI工艺技术研制加工的单刀双掷射频开关,集成了开关电路、驱动器和静电保护电路。在DC^6GHz频带内,测得插入损耗0.7dB@2GHz、1dB@4GHz、1.5dB@6GHz,隔离度37dB@2GHz、31dB@4GHz、27dB@6GHz,在5GHz以内端口输入输出驻波比≤1.5:1,输入功率1dB压缩点达到33dBm,IP3达到42dBm。可应用于移动通信系统。

集成CMOS环形振荡器频漂补偿的实现

为了提高CMOS环形振荡器的稳定度,以温度传感器作为检测电路,利用单稳态电路整形、滤波,把频率变化转变为电压变化对压控振荡器（VCO）进行负反馈调节,在温度变化和电源微小波动时,抑制了频率漂移。测试结果表明：CMOS环形振荡器输出频率为3.55 GHz,在温度区间-20~80°C内最差稳定度为2.45%,优于2.5%,达到射频识别系统中对频率稳定度的要求。

一种非对称射频开关芯片的设计

采用非对称结构和双悬浮技术设计了射频开关芯片,测试结果表明,工作频率为2.4GHz的射频开关,在发射模式下,插损为-1.18dB,隔离度为-31.88dB,在接收模式下,插损为-1.48dB,隔离度为-25.08dB,发射时P1dB大于22dBm,接收时为14dBm。由于采用串并结构,极大地增加了隔离度,这种高性能的收发开关的实现主要得益于P阱、深N阱的双悬浮技术,还有堆叠电路结构的应用,同时堆叠结构的分压效果使得通过增加堆叠个数可以进一步提高处理大摆幅信号的能力。

Axiom Microdevices的CMOS功放为手机制造商提供了优秀的射频方案

Axiom Microdevices目前展示了该公司屡获殊荣的互补金属氧化物半导体功率放大器（CMOS PA）技术。通过开拓性的集成电路技术创新，Axiom Microdevices利用其专利技术为手机制造商提供了一种替代传统砷化镓功率放大器的解决方案，高度集成化的CMOS PA单芯片技术避免了复杂而昂贵的多芯片模块技术，从而确保客户可从CMOS的各项优势中获得诸多好处，包括集成度提高、供应的连续性、可扩展性、功耗和成本的降低。

脉宽调制型大功率LED恒流驱动芯片的研究

基于0.6μm5V标准CMOS工艺,研究并设计了一种脉宽调制型大功率照明LED恒流驱动芯片为1W大功率照明LED灯提供350mA恒定的平均驱动电流。实现了在5V电源电压有10%跳变时,平均驱动电流的变化可被控制在4.5%以内。输出级开关MOS管采用高密度的版图结构使单位面积的有效宽长比与普通结构的MOS管相比提高了一倍。芯片的电源效率可达87%,与以前设计的串联饱和型半导体照明LED恒流驱动芯片[1]相比提高近25%。

零中频UHF RFID接收机中的低噪声放大器设计(英文)

介绍了一个基于0.18μm标准CMOS工艺,可用于零中频UHF RFID(射频识别)接收机系统的900MHz低噪声放大器.根据射频识别系统的特点与要求对低噪放的结构、匹配、功耗和噪声等问题进行了权衡与分析,仿真结果表明:在1.2V供电时放大器可以提供20.8dB的前向增益,采用源端电感实现匹配并保证噪声性能,噪声系数约为1.1dB,放大器采用电流复用以降低功耗,每级电路从电源电压上抽取10mA左右的工作电流,并使反向隔离度达到-87dB.放大器的IP3为-8.4dBm,1dB压缩点为-18dBm.

2.45 GHz全集成CMOS功率放大器设计

在一个RF收发机系统中,功率放大器的集成问题一直是难点之一。首先简要介绍开关模式功率放大器及其提高效率的理论基础,然后采用0.18μm CMOS工艺给出了工作在2.45GHz的全集成单片功率放大器的设计,并采用ADS仿真软件验证了设计的正确性。

基于无源RFID的集成加速度传感器设计

针对射频识别技术(RFID)迅猛发展的需求,采用0.35μm CMOS工艺设计并制造了一种集成加速度传感器。加速度传感器单元利用基于深反应离子干法刻蚀的体硅正面加工工艺,在经过标准IC工艺之后进行两步干法刻蚀,工艺简单。集成接口电路采用了一种内部限幅的环形振荡器电路,将加速度传感器电容值转换为频率信号,并由计数器完成数字信号输出转换。后期测试结果显示,所设计的集成加速度传感器获得了良好的线性度和稳定性能,仅占用0.23mm2芯片面积,1.2V电源电压下消耗了1.4μW功率,尤其适合于无源RFID传感器标签设计中。

新型低噪声电流型CMOS边沿触发器设计

提出以电流信号表示逻辑值的新型低噪声触发器设计,用于高性能混合集成电路的设计中以减少存贮单元开关噪声对模拟电路性能的影响。所提出的设计包括主从型边沿触发器和单闩锁单边沿触发器。单个锁存器的电流型边沿触发器设计是通过在有效时钟沿后产生的窄脉冲使锁存器瞬时导通完成一次取样求值。与主从型触发器相比,单闩锁结构的触发器具有结构简单、直流功耗低的特点。采用0.25μm CM O S工艺参数的HSP ICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CM O S电路。

应用于微波/毫米波领域的集成无源器件硅基转接板技术

展示了一种应用于射频微系统领域的可以集成射频无源器件的硅基转接板结构。该结构将电感、电容、电阻、传输线和TSV等集成在适用于微波应用的高阻硅衬底上,可实现芯片级的CMOS、MMIC及MEMS多种不同材料器件集成。采用这种方法制备的传输线损耗在40 GHz为0.34 dB/mm,电容密度达到1.05 fF/μm^2,2.5圈8 n H电感最大Q值在1.5 GHz达到16。这项制造技术与CMOS制造工艺兼容,可为超高集成度的三维集成型化射频微系统提供有力支撑。

2.4GHz CMOS全集成低噪声放大器的设计

应用台积电(TSMC)0.18μ m CMOS工艺模型,设计了一种2.4GHz全集成低噪声放大器。通过ADS(Ad-vanced Design System)软件对电路进行了优化设计,仿真结果表明在1.8V电源电压下,工作电流约为6mA,输入输出匹配良好,在2.45GHz的中心频率下,它的噪声系数(NF)为2.605dB,增益(S21)为20.120dB。

一种高线性度CMOS混频器的设计

采用线性化技术改进的混频器结构提高了线性度。采用TSMC 0．18μm RF CMOS模型进行了电路仿真。仿真结果:在电源电压为1．8 V时,输入三阶截断点(IIP3)为10．3 dBm,输入1 dB压缩点(P-1dB)为-3．5 dBm,增益为9．2 dB,单边带噪声系数为17 dB。

基于0.13μm CMOS工艺的无源RFID标签模拟前端电路设计

设计了13.56 MHz频段无源射频识别电子标签的模拟前端电路,采用常规0.13μm含EEPROM的CMOS工艺,设计了一种箝位电路,能够实现采用常规5 V器件耐射频识别芯片感应的高压功能,整个芯片实现了射频识别标签通信时所需的稳定电源电压提供、载波中信号的提取、芯片时钟恢复和反向调制信号发射的全部功能。

RFID ASK100%、10%调制时钟产生电路设计

设计了一种时钟产生电路,该电路采用基于低功耗锁相环(PLL)的方法,用于产生13.56MHz ASK100%、10%调制射频卡所需要的时钟。针对射频识别(RFID)系统,锁相环采取了特殊的设计。本电路作为模块可应用于符合ISO/IEC15693、ISO/IEC18000-3标准的非接触IC卡中。通过Cadence spectre软件,使用0.35μm互补金属氧化物半导体(CMOS)工艺模型进行验证。仿真结果显示:电路采用3.3V电源供电时,100%调制载波幅度为0%时,总工作电流仅为17μA。