欧盟为5G打造Ⅲ-Ⅴ族CMOS技术

欧盟（E．U．）最近启动一项为期三年的“为下一代高性能CMOS SoC技术整合Ⅲ-Ⅴ族纳米半导体”（INSIGHT）研发计划，这项研发经费高达470万美元的计划重点是在标准的互补金属氧化物半导体（CMOS）上整合Ⅲ-Ⅴ族电晶体通道。其最终目的则在于符合未来的5G规格要求，以及瞄准频宽更广、影像解析度更高的雷达系统。

总剂量辐照前后CMOS器件阈电压变化的统计分析

本文采用统计分析的方法对大样本互补型金属-氧化物-半导体器件(CMOS)CC4069电路辐照前后的数据进行了处理。比较了研究变量的晶体管阈电压值在辐照前和累积一定辐照剂量后的标准差及统计分布,研究了样品阈电压漂移值的分布规律,由此对应用于航天系统的电子元器件进行有关辐射可靠性筛选的必要性进行了探讨。

STS微型光谱仪--小产品、大作为

海洋光学研发了一种低成本，高性能的基于CMOS（互补金属氧化物半导体）传感器的光谱仪。该光谱仪特别适宜于嵌入OEM设备中。虽然STS的体积只有40＊42＊24mm，但功能表现强大，主要特色：低杂散光的全光谱分析、高信噪比（〉1500：1）和典型1．5纳米fFWHM）光学分辨率。STS是可见-近红外光谱应用的理想选择，诸如对LED的光谱光度及颜色测量和样品的透射、吸收测量。

一种BiCMOS光电耦合隔离放大器的设计

设计了一种BiCMOS光隔离放大器,给出了其中两个运算放大器的设计电路。设计过程中只在推拉式输出级配置两个双极型晶体管(BJT),而在电路的其余部分则设置CMOS器件。为了提高放大器的增益线性度和稳定性,光电耦合部分和各运放中都引入了负反馈,并采取了优选元器件参数和提速等措施。实验结果表明所设计光隔离放大器的±3 dB带宽比双极型光隔离放大器ISO100增加了约20 kHz,当电源电压为8.6 V时,时延-功耗积比ISO100降低了约17.7pJ,增益线性度提高到5.5×10-5,因此特别适用于高速通信系统中。

三种低压高速低耗BiCMOS三态逻辑门

采用0.35μm BiCMOS工艺技术，设计了三种高性能的BiCMOS三态逻辑门电路，并提出了改进三态门电路结构和优化器件参数的方法和措施。仿真和实验结果表明．所优化设计的BiCMOS三态门的电源电压均小于3.3V，工作速度比常用的CMOS三态门快约5倍。功耗在60MHz下仅高出约2．2～3．7mW．而延迟一功耗积却比该常用的CMOS三态门平均降低了38．1％，因此它们特别适用于低压、高速、低功耗的数字系统。

高温SOICMOS倒相器瞬态特性的研究

本文主要研究高温 SOI CMOS倒相器在 (2 7～ 30 0℃ )宽温区的瞬态特性。研究结果表明 :当采用 N+ PN+和P+ PP+ 结构薄膜 SOI MOSFET组合 ,并且其结构参数满足高温应用的要求 ,则 SOI CMOS倒相器实验样品在 (2 7～ 30 0℃ )

集成CMOS环形振荡器频漂补偿的实现

为了提高CMOS环形振荡器的稳定度,以温度传感器作为检测电路,利用单稳态电路整形、滤波,把频率变化转变为电压变化对压控振荡器（VCO）进行负反馈调节,在温度变化和电源微小波动时,抑制了频率漂移。测试结果表明：CMOS环形振荡器输出频率为3.55 GHz,在温度区间-20~80°C内最差稳定度为2.45%,优于2.5%,达到射频识别系统中对频率稳定度的要求。

CMOS图像传感器的基本原理及设计考虑

介绍CMOS图像传感器的基本原理、潜在优点。

CMOS图像传感器的发展及应用

比较了 CMOS 图像传感器与 CCD 图像传感器的优缺点,分析了 CMOS 图像传感器的结构、研制现状、应用及市场前景。指出随着 CMOS 传感器技术的发展,CMOS 图像传感器可以代替CCD 图像传感器,并预见了其发展趋势。

紫外CMOS/可见光CCD相机信息融合技术研究

紫外CMOS/可见光CCD相机在海洋污染监测、大气臭氧探测方面具有十分重要的实用价值,相机研发的重点之一在于将相机内的紫外通道CMOS与可见光CCD通道的光电信息进行有效融合。对于获取高质量的图像信息具有十分重要的意义。通过对紫外CMOS/可见光CCD相机中3个通道探测器驱动时序与图像数据流程的合理设计,采用FPGA和Verilog作为硬件和软件平台,实现了相机多通道信息融合的目的。通过外景成像实验,获得了细节清晰、层次丰富完整的紫外和可见光融合图像,验证了此技术在相机中应用的可行性。

一种PDP扫描驱动芯片的HV-PMOS的研究和实现

对一种适用于106.68cm PDP扫描驱动IC的HV-PMOS器件进行了分析研究。通过使用TCAD软件对HV-PMOS进行了综合仿真,得到了器件性能最优时的结构参数及工艺参数。HV-PMOS器件及整体扫描驱动IC在杭州士兰集成电路公司完成流片。PCM(Process control module)片上的HV-PMOS击穿电压达到了185V,阈值为6.5V。整体扫描驱动芯片的击穿电压达到了180V,满足了设计要求。

基于SiGe BiCMOS工艺的高速光接收机模拟前端电路

基于IBM 0.18,μm SiGe BiCMOS工艺,设计了一款12.5,Gb/s的全差分光接收机模拟前端电路.该电路由跨阻放大器、限幅放大器、直流偏移消除电路和输出缓冲级组成.为获得更高的带宽,本文对Cherry-Hooper结构进行了改进,设计出一种三级级联的限幅放大器,而直流偏移消除电路则使用了差分有源密勒电容(DAMC)来替代传统的片外大电容,提高了电路集成度和稳定性.版图后仿结果表明,在探测器等效电容为300,f F的情况下,光接收机前端电路的跨阻增益为97,d B,-3,d B带宽为11.7,GHz,等效输入噪声电流小于14.2,pA/Hz^(1/2),芯片核心面积为720,μm×700,μm.

GaN基互补型逻辑电路的研究进展及挑战

氮化镓(GaN)基异质结场效应晶体管具有工作频率高、导通损耗低等优点,已经开始广泛应用在多种高频、高效功率转换器中。为了充分发挥GaN功率器件的潜能,需要将功率开关器件和控制器、驱动等外围电路进行全GaN单片集成以减少寄生参数。互补型逻辑电路是实现集成的关键元电路之一,但其研究起步较晚。介绍了n沟道和p沟道GaN增强型器件的制备方案及互补逻辑电路的研究进展。从电学性能匹配性及稳定性出发探讨了现有互补型逻辑电路面临的关键科学问题,可以为GaN基互补型逻辑电路的研究提供参考。

CMOS工艺中PIP电容的不同制作方法

在CMOS(Complementary Metal-Oxide-Semiconductor,互补式金属-氧化物-半导体)器件制造工艺中,通常都需要集成PIP(Polysilicon-Insulator-Polysilicon,多晶硅-介电层-多晶硅)电容,该电容的制作非常重要。介绍了PIP电容的4种制作工艺,并分别对比了优劣。4种方法分别是:将PIP制作步骤放在第一层多晶硅刻蚀之后,将PIP制作步骤放在侧墙氧化层刻蚀之后,将PIP制作步骤放在源漏离子注入之后,将PIP制作步骤放在第一层多晶硅沉积之后。由于PIP工艺中的热过程对CMOS器件会有影响,且不同的PIP工艺对单项工艺的要求不同,所以这4种方法对器件参数的影响会各有不同。最后通过实际流片验证,证实了第四种方法对器件参数影响最小,且工艺难度最小,与理论分析完全一致。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

静态存储单元电路设计工艺的研究

论述了静态存储单元电路对目前高速数字系统的意义。通过采用对双极型(Bipolar)、互补对称式金属–氧化物–半导体型(CMOS)、双极互补金属氧化物半导体型(BiCMOS)三种不同工艺所设计的静态存储单元电路在性能、特点方面进行比较的方法,从而提出一些实际的解决措施,以便研发人员在设计具体的SRAM电路时有所参考。

基于单稳态电路的PFM控制器设计

在分析脉冲频率调制(PFM)对开关电源轻负载效率提升的基础上,设计了一款新颖的PFM升压DC-DC转换器控制芯片,内部采用独特的低压偏置产生电路和单稳态电路,结构简单(仅有21个双极型晶体管——BJT(bipolar junction transistor),它与外接高性能元件配合构成驱动LED(lightemitting diode)的高效升压电路.HSPICE仿真结果表明:在BCD-0.6μm-30 V工艺下,最低工作电压只需0.9 V,效率高达94%以上,达到了设计预期的结果,具有很好的应用前景.