用全耗尽绝缘硅互补型金属氧化物半导体集成技术实现一种激光测距电路

在对薄膜全耗尽绝缘硅互补型金属氧化物半导体 (SOICMOS)结构进行模拟和测试基础上 ,采用薄膜全耗尽绝缘硅 (SOI)结构 ,并在工艺中利用优质栅氧化、Ti硅化物、轻掺杂漏 (LDD)结构等关键技术实现了一种高速低功耗SOICMOS激光测距集成电路。测试结果表明 :1.2 μm器件 10 1级环振单门延迟为 2 5 2 ps ,总延迟为 5 4.2ns .电路静态功耗约为 3mW ,动态功耗为

安森美半导体PYTHON CMOS图像传感器为工业应用提供通用性及优异性能

安森美半导体（ON Semiconductor）推出新的PYTHON互补金属氧化物半导体（CMOS）图像传感器系列的首批器件。PYTHON 300、PYTHON 500及PYTHON1300的分辨率分别为30万像素、50万像素及130万像素，它们针对工业图像传感应用的通用需求而设计，

基于45 nm CMOS SOI工艺的毫米波双频段低相噪压控振荡器设计

本文基于45 nm互补金属氧化物半导体绝缘体上硅工艺(Complementary Metal Oxide Semiconductor Silicon On Insulator,CMOS SOI)设计了一款支持5G毫米波24.25~27.5 GHz和37~43.5 GHz双频段的低相位噪声压控振荡器(Voltage Controlled Oscillator,VCO).基于CMOS SOI工艺良好的晶体管开关特性,结合开关电容阵列及开关电感方案,提高宽带调谐电容、电感Q值,扩展VCO工作频段,降低相位噪声.同时,输出匹配网络也采用开关电容切换方式,实现了5G毫米波双频段良好阻抗匹配及稳定功率输出.流片测试结果表明该VCO可以完整覆盖5G毫米波双频段24.25~27.5 GHz和37~43.5 GHz,低频段输出功率-4.8~0 dBm,高频段输出功率-6.4~-2.3 dBm.在24.482 GHz载频,1 MHz频偏处的相位噪声为-105.1 dBc/Hz;在43.308 GHz载频,1 MHz频偏处的相位噪声为-95.3 dBc/Hz.VCO核心直流功耗15.3~18.5 mW,电路核心面积为0.198 mm^(2).低频段(高频段)的FoM(Figure of Merit)及FoMT优值分别达到-181.3 dBc/Hz(-175.4 dBc/Hz)、-194.3 dBc/Hz(-188.3 dBc/Hz).

用于射频能量收集的低阈值CMOS整流电路设计

基于TSMC 180 nm工艺,设计了一款高效率低阈值整流电路。在传统差分输入交叉耦合整流电路的基础上,提出源极与衬底之间增加双PMOS对称辅助晶体管配合缓冲电容的改进结构,对整流晶体管进行阈值补偿。有效缓解了MOS管的衬底偏置效应,降低了整流电路的开启阈值电压,针对较低输入信号功率,提高了整流电路的功率转换效率(PCE)。同时将低阈值整流电路三级级联以提高输出电压。测试结果显示,在输入信号功率为-14 dBm@915 MHz时,三级级联低阈值整流电路实现了升压功能,能稳定输出1.2 V电压,峰值PCE约为71.32%。相较于传统结构,该低阈值整流电路更适合用于射频能量收集。

用0.8μm工艺技术设计的65-kb BiCMOS SRAM

设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成密度的长处,又获得了双极型(Bipolar)电路快速、大电流驱动能力的优点,因此,特别适用于高速缓冲静态存储系统和便携式数字电子设备中。

一种基于CMOS工艺的二维风速传感器的设计和测试

给出了一种完全基于CMOS工艺的、能同时测量风速和风向的二维测风传感器的结构、工作原理及其测试结果。该传感器采用恒温差工作模式，热堆输出电压平均值反映芯片温度和环境温度的差，省去了测温二极管。风速测量采用热损失型原理．因此不存在速度量程问题；同时通过四周对称分布热堆的相对差分输出得到风向，风向的测试和风速无关。测试电路是由普通运放电路组成的控制和测试系统。经过风洞测试，风速的测量可以达到23m／s，风速分辨率达到0．5m／s，风速的最大误差为0．5m／s。传感器的反应时间为3～5秒，整个功率损耗约为50mW。

基于标准CMOS工艺的有源像素单元结构的研究

基于标准N阱互补金属氧化物半导体集成电路(CM O S)工艺,设计了P+/N-w e ll/P-sub光电管结构和传统的N+/P-sub光电管结构的有源像素单元。像素单元面积为100μm×100μm,感光面积百分比分别为77.6%和89%,采用了上华0.6μm两层金属两层多晶硅CM O S工艺研制。测试分析结果表明P+/N-w e ll/P-sub结构在暗电流大小,光照响应信号大小,感光灵敏度和感光动态范围上均优于传统的N+/P-sub结构。通过改变复位信号频率,将P+/N-w e ll/P-sub结构像素的感光动态范围提高到139.8 dB,改善了有源像素的感光性能。

用CMOS工艺实现VSR光电集成接收机的途径

介绍了 1 0Gbit/s速率的甚短距离光传输系统VSR(VeryShortReach)中的接收机。分析了几种有希望用于VSR系统的CMOS工艺兼容的光电探测器。提出用CMOS电路实现VSR光电集成 (OEIC)

基于标准CMOS工艺的光敏传感单元结构的研究

基于0.6 μm标准N阱CMOS工艺,研究了光敏管的结深及其侧墙结构对有源感光单元的感光面积百分比、光电响应信号幅值、感光灵敏度以及感光动态范围等参数的影响.研究了包括传统N+/P衬底的光敏管结构,以及网格状N+/P衬底,N阱/P衬底,网格状N阱/P衬底,P+/N阱/P衬底的光敏管结构.测试结果表明,不同深结深的光敏管结构,可以将器件感光灵敏度提高8～16.5 dB;网格状光敏管结构可以增加光敏管的侧墙面积,改善器件感光灵敏度;非网格状光敏管结构具有较低的暗电流和较大的感光动态范围,其中P+/N阱/P衬底光敏管结构的传感单元在变频两次扫描的工作方式下的感光动态范围可达139.8 dB.

基于CMOS工艺的150 GHz正交外差探测器电路设计

传统太赫兹探测器仅能获取信号幅值信息,为此提出一种正交外差混频结构,可同时获得信号的幅值、相位和极化信息,有效提升探测器的灵敏度和信息量。该探测器基于40 nm互补金属氧化物半导体(CMOS)工艺,在传统吉尔伯特双平衡混频结构的开关级与跨导级之间串联电感,输出级联cascode中频放大器,进一步提高探测器响应电压。经过仿真优化,该探测器在-50 dBm射频功率,0 dBm本振功率条件下,1 GHz中频信号的电压响应度为1100 kV/W,噪声等效功率为26.8 fW/Hz 1/2,输出波形显示了良好的正交性。同时,设计了一个1∶8层叠式功分器用于分配本振功率,在150 GHz频率处,该功分器的插入损耗约为5 dB,四路差分输出信号的幅值差为0.8~1.2 dB,相位差为0.4°~1.7°。

基于CMOS工艺的音频前置放大器的设计与实现

设计了一种基于CMOS技术的双声道四输入音频前置放大器芯片.芯片集成了音量控制、响度控制、可选择增益控制等功能,采用I2C介面控制,具有低失真、高可靠度等特点.放大器采用新颖的双级CMOS放大器结构,该结构简单,开环输出增益高,共模输入范围大,只有一个频率补偿电容.芯片根据国内生产线而设计制造,在ACSMC的3μm9V高压CMOS工艺线上流片,版图面积为3.0mm×2.6mm,样片经用户测试符合设计要求,可以产业化.

基于0.18μm CMOS工艺的300GHz高响应度探测器

基于0.18μm CMOS工艺设计了一种300 GHz高响应度探测器。该探测器集成了双馈差分天线和双场效应管(FET)对称差分自混频电路。双馈差分天线较单馈天线有更高的精确度及更优的抗干扰性。差分自混频电路能有效地抑制共模信号,减小噪声输入。双场效应管后增加一级放大电路,将自混频电路输出的微弱信号进一步放大以增大响应度。天线与电路间的匹配网络实现了信号的最大功率传输。在全波电磁场仿真软件HFSS下对双馈天线进行建模与仿真优化,并与电路进行联合仿真。结果显示探测器在栅源电压为0.43 V、输入功率为-40 dBm时,最大响应度为11.25 kV/W,最小噪声等效功率为115pW/√Hz。

一种65nm CMOS工艺的6-bit时间交替ADC设计

描述了一种改进计时的基于65 nm CMOS工艺的6 bit流水线模数转换器(ADC)实例。采用4个通道均由一个标有刻度的全动态流水线式二分查找(PLBS)架构,并在折叠前端采用基于25%工作周期的计时同步方案,可将ADC转换率提高至3Gsample/s,其功率损耗为4.1 m W。ADC实测结果,在低输入频率条件下测得的无杂散动态范围(SFDR)和信噪失真比(SNDR)分别为44.1 d B和31.2 d B。与类似高速ADC相比,该设计将PLBS架构的速度提高了60%,同时也提高了ADC的功率效率。模数转换器原型核心电路面积为250μm×120μm。

基于CMOS工艺的太赫兹探测器

提出了一种新型多频太赫磁探测器电路结构,采用圆形、菱形以及环形天线嵌套式构成多频探测单元,四个探测器相互之间设计保护层包围隔离,防止外部电路对其影响。在高频结构仿真器（HFSS）下对设计的双环差分天线、单环差分天线、圆形开槽天线和菱形天线进行模型与特性参数仿真优化。基于TSMC CMOS 0.18μm工艺制备了多频太赫兹探测器芯片,该芯片能实现280,290,320,600和806 GHz多频段探测功能。测试结果表明,双环天线结构、圆形开槽天线结构、菱形天线结构和单环差分天线结构的探测器在阈值电压为0.42 V时,最佳响应度分别为366.6,1 286.6,366.3和701.2 V/W,最小噪声等效功率分别为0.578,0.211,0.594和0.261 nW√Hz。

基于0.13μm CMOS工艺的无源RFID标签模拟前端电路设计

设计了13.56 MHz频段无源射频识别电子标签的模拟前端电路,采用常规0.13μm含EEPROM的CMOS工艺,设计了一种箝位电路,能够实现采用常规5 V器件耐射频识别芯片感应的高压功能,整个芯片实现了射频识别标签通信时所需的稳定电源电压提供、载波中信号的提取、芯片时钟恢复和反向调制信号发射的全部功能。

基于0.13 μm SiGe BiCMOS工艺的Ka波段低噪声放大器的设计

介绍了一款基于SiGe BiCMOS工艺的Ka波段低噪声放大器(LNA)的设计与测试。分析了毫米波频段硅基集成电路的匹配设计方法,给出了HBT晶体管电流密度与噪声系数的关系,以及最佳噪声偏置点的选取方法。并基于以上方法设计了单级共基共射低噪声放大器,LNA芯片基于Global Foundry 8HP工艺流片验证。测试结果表明,该LNA实现了30~40GHz的-1dB带宽、小于3.5dB的噪声系数以及6.2dBm的1dB压缩输出功率(P-1dB);输入输出反射系数均小于-15dB,中心频率(35GHz)处增益为7.2dB(单级),LNA的直流电流为6.7mA,电源电压为1.8V。

一种用于单细胞阻抗检测的CMOS-MEMS单芯片电化学阻抗传感器

传统的基于贵金属的共面电极价格昂贵,且难以与互补金属氧化物半导体(CMOS)工艺集成,阻碍了采用共面电极的传感器的量产与大规模应用。开发了一种基于微机电系统(MEMS)工艺的共面钽电极电化学阻抗传感器,该传感器集成了精准微泵和微流道,可实现单细胞在共面电极上的精准操控和非侵入性电阻抗检测和分析。设计了3组不同宽度和间距的钽电极,其中30μm/10μm的配置对细胞响应最为灵敏。细胞流过电极的动态阻抗测试表明,在500 kHz~2 MHz频率范围内,传感器能有效检测HEK 293细胞和CHO细胞,两种细胞的阻抗响应指数分别达到3.93%和1.80%。研究表明基于钽电极的电化学阻抗传感器在单细胞阻抗分析中有较高的应用潜力,测试结果可以指导高通量、低成本的单细胞电阻抗检测芯片的量产开发。

65nm标准CMOS工艺阈值电压系统波动检测方案设计

设计了一种标准CMOS工艺下的阈值电压系统波动检测电路,其检测电路核心部分是工作在亚阈值区的环形振荡器(SRO)。该方案包括8种级数、2种尺寸共16种SRO,并以8种级数、2种尺寸共16种传统环形振荡器(RO)作对比,在SMIC 65nm标准CMOS工艺上流片验证。芯片测试结果表明:新方案相对传统检测方案具有更高的灵敏度,更直观;且阈值电压的系统波动随器件尺寸增大而略微减小。

基于标准CMOS工艺的Si基光发射器件

基于反偏雪崩击穿的发光原理,按照Chartered 0.35μm标准CMOS工艺要求,设计并制作了一种Si基光发射器件。在室温下对器件特性进行了初步测试,正向导通电压为0.75V,反向击穿电压为8.4V,能够在一个较宽的电压范围(8.4～12V)内稳定工作。总结了工艺对器件电学特性的影响,并将该器件结构与Snyman等人研究的器件结构进行了比较分析。该器件较强的边缘发光在平面结构的Si基片上集成光互联系统中将会有一定的应用价值。