期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
互连线网时延估算的一种有效算法
1
作者 孙玲玲 严晓浪 蔡妙花 《电子学报》 EI CAS CSCD 北大核心 1999年第11期87-89,95,共4页
本文提出一种基于传递函数递推和系数匹配的互连线网时延估算法,该算法用二极点模型逼近互连线网的传递函数,仅通过计算某一频率点上的传递函数,就可利用导出的解析公式或拟合的经验公式进行快速时延估算,不必进行复杂的分量计算.算例表... 本文提出一种基于传递函数递推和系数匹配的互连线网时延估算法,该算法用二极点模型逼近互连线网的传递函数,仅通过计算某一频率点上的传递函数,就可利用导出的解析公式或拟合的经验公式进行快速时延估算,不必进行复杂的分量计算.算例表明,对于各个门限值,其计算结果均与spice计算的时延值十分接近,计算量也比通常基于高阶分量计算的算法大为减少,在计算效率和模拟精度两方面得到较好折衷,对于互连线网时延估算具有实用价值。 展开更多
关键词 VLSI 互连线网 时延估算 二极点模型 IC
下载PDF
一种动态CMOS逻辑电路中互连线网的功耗估计方法
2
作者 黄刚 杨华中 +1 位作者 罗嵘 汪蕙 《中国科学(E辑)》 CSCD 北大核心 2003年第4期375-384,共10页
提出并证明了一种简便、快速的功耗估计方法:通过加入异或门将动态CMOS逻辑电路中的耦合电容变为接地电容,变换后的电路与原电路具有完全相同的功耗,从而可以采用现有的门级功耗估计工具求得整个电路的功耗。考察了在已知节点信号概率... 提出并证明了一种简便、快速的功耗估计方法:通过加入异或门将动态CMOS逻辑电路中的耦合电容变为接地电容,变换后的电路与原电路具有完全相同的功耗,从而可以采用现有的门级功耗估计工具求得整个电路的功耗。考察了在已知节点信号概率和节点信号间相关系数的条件下,通过相关系数法得到互连线网功耗的方法。可以证明,两种方法是等价的,即加入异或门可以隐含地保证信号的相关性,并且去耦过程毫无精度损失。最后,通过加入更复杂的逻辑电路,还可以将静态CMOS电路去耦,从而可以利用传统的动态电路的节点概率方法求出静态电路的功耗。 展开更多
关键词 动态CMOS逻辑电路 互连线网 功耗估计 耦合电容 相关系数法 节点概率方法
原文传递
高速MCM布线网互连和封装效应的计算机仿真
3
作者 毛吉峰 李征帆 +1 位作者 曹毅 徐勤卫 《电子学报》 EI CAS CSCD 北大核心 2000年第5期130-132,共3页
本文针对高速MCM布线网中由互连和封装引起的寄生效应提出了进行计算机仿真的方法 .此方法以兰召斯Pade逼近算法 (PVL)为基础 ,综合了部分元等效电路的三维模型 ,微分求积法的互连线宏模型 ,求解包含通孔、多导体互连线和集总元件组成... 本文针对高速MCM布线网中由互连和封装引起的寄生效应提出了进行计算机仿真的方法 .此方法以兰召斯Pade逼近算法 (PVL)为基础 ,综合了部分元等效电路的三维模型 ,微分求积法的互连线宏模型 ,求解包含通孔、多导体互连线和集总元件组成的复杂线网对高速脉冲信号的响应 .为分析高速MCM设计中的电特性问题提供了高效的工具 . 展开更多
关键词 多芯片组 线网互连 封装 计算机仿真
下载PDF
A Reduced-Order Modeling of Multi-Port RC Networks by Means of Graph Partitioning 被引量:1
4
作者 杨华中 冒小建 +1 位作者 燕昭然 汪蕙 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第10期1037-1040,共4页
A modified reduced-order method for RC networks which takes a division-and-conquest strategy is presented.The whole network is partitioned into a set of sub-networks at first,then each of them is reduced by Krylov sub... A modified reduced-order method for RC networks which takes a division-and-conquest strategy is presented.The whole network is partitioned into a set of sub-networks at first,then each of them is reduced by Krylov subspace techniques,and finally all the reduced sub-networks are incorporated together.With some accuracy,this method can reduce the number of both nodes and components of the circuit comparing to the traditional methods which usually only offer a reduced net with less nodes.This can markedly accelerate the sparse-matrix-based simulators whose performance is dominated by the entity of the matrix or the number of components of the circuits. 展开更多
关键词 INTERCONNECT reduced-order modeling graph partitioning Krylov subspace
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部