博世扇贝纹对亚微米硅通孔中应力的影响

硅通孔(TSV)是三维(3D)集成中的关键互连技术。采用博世(Bosch)工艺刻蚀TSV,尤其是亚微米直径的TSV时,侧壁产生的扇贝纹会引起TSV中的应力集中。利用有限元单元生死技术分析亚微米TSV制备过程中的应力变化,并对应力的影响因素进行了分析。研究了TSV节距、扇贝纹高度和宽度、阻挡层材料参数、工艺温度和工作温度等因素对TSV内部应力的影响,并选择了4个主要因素进行正交实验分析。研究结果表明,减小扇贝纹宽度、增大扇贝纹高度、降低工艺温度均能有效缓解扇贝纹附近的应力波动幅度,其中扇贝纹宽度对应力波动的影响最大。通过上述分析,对影响亚微米TSV应力的主要因素进行了排序,从而为TSV制备过程中的参数优化提供了指导。

硅碳复合结构对锂离子电池负极电化学性能的影响

以晶硅太阳能电池生产过程中的晶硅切削废料为原料、以壳聚糖(Chitosan,CTS)为碳源,通过液相包裹和低温热解工艺制备了具有较大孔隙的硅/硬碳复合材料(Si@CTS).对比研究了Si@CTS及Si@CTS混合石墨后(Si@CTS/G)分别作为锂离子电池负极的电化学性能.结果表明,具有孔隙和互联结构的Si@CTS负极首次放电比容量可达到1672.8 mAh/g,首次库伦效率达到了84.45%;在循环100圈之后Si@CTS放电比容量保持在626.4 mAh/g.进一步,将Si@CTS作为高容量活性物质添加至石墨中,研磨混合后制得的Si@CTS/G复合负极表现出良好的稳定性,在循环100圈之后放电比容量为698.1 mAh/g,对高容量高稳定性硅碳负极批量化生产和应用具有重要意义.

JESSI计划进入五年主攻阶段

JESSI即“欧洲联合亚微米硅”计划,是欧洲尤里卡高技术发展计划369个项目中最重要和投资最多的一个。该计划的目标是,用最先进的半导体制造与应用技术武装欧洲的电子工业,通过大规模生产存储器,掌握新一代工艺,以求将来至少在部分领城能向日本挑战。目前,世界集成电路(IC)