NCPAP早产儿鼻塞与鼻罩交替间隔时间的研究

目的探讨鼻塞与鼻罩2 h和4 h交替降低经鼻持续气道正压通气(NCPAP)早产儿鼻部压力性损伤的效果,为预防早产儿器械相关压力性损伤提供参考。方法将73例早产儿按随机数字表法分为鼻塞与鼻罩2 h交替组(37例)和4 h交替组(36例),比较两组NCPAP使用时间、用氧浓度、鼻部压力性损伤情况,以及护士工作量。结果两组鼻部压力性损伤发生率、NCPAP使用时间、用氧浓度比较,差异无统计学意义(均P>0.05),鼻塞与鼻罩4 h交替组的护士工作量显著低于2 h交替组(P<0.05)。结论NCPAP使用期间鼻塞与鼻罩4 h交替在改善患儿鼻部压力性损伤的结局,提高患儿舒适度与安全性的同时,可减轻护理人员工作量。

一种时间交替ADC时间失配误差自适应校正方法

时间失配误差是时间交替并行采集系统的失配误差中最主要且影响最大的误差。针对该问题,提出了一种基于Farrow结构分数延迟滤波器结合自适应估计对时间失配误差进行数字校正的方法。分数延迟滤波器可以在有限带宽信号采样点之间进行插值。该方法可以对奈奎斯特频率以内的输入信号进行补偿校正,同时适用于任意通道数的时间交替ADC。仿真结果表明,该方法能够对时间失配误差进行精确估计,同时能够有效地抑制杂散分量,校正效果良好。最后,在实际的时间交替采集系统中验证了该方法的有效性。

时间交替ADC通道失配误差的LS法估计

提出了一种基于最小二乘法的时间交替ADC通道失配误差估计方法。将时间交替ADC系统中的某个通道作为参考通道,利用参考通道的输出数据,通过滤波器插值获得非参考通道的理想输出数据。利用最小二乘法分别对非参考通道理想和实际的采样点进行拟合,结合时间交替ADC系统采样模型,对通道失配误差进行估计。仿真表明,即使在测试信号中含有谐波信号以及采样通道存在其他随机误差时,利用该方法仍然能将失配误差的计算准确度控制在±5%以内。最后,通过对实际高速数字化仪通道失配误差的测量证明了该方法的实用性。

基于FPGA的高速时间交替采样系统

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描述了一种误差矫正方法。通过实验测试,结果表明该设计能够实现1 GS/s的高速采样,并能完成明显的误差矫正。

时间交替ADC系统通道时钟延迟的多频正弦拟合算法

时间交替ADC系统(TIADC)各个通道之间存在的时钟延迟失配会导致系统输出信号失真。减小系统输出失真的许多校准方法都是以准确估计各个通道时钟延迟为前提的。利用多频正弦拟合算法对输出数据进行拟合,并结合TIADC系统输出频谱表达式,获得各个通道时钟延迟。该方法不需要专门的测试信号和额外电路,对TIADC系统通道数量及采样率亦无限制。仿真及实验表明,该算法可有效获得TIADC系统的时钟延迟。

基于频域特性的时间交替模数转换系统采样时间误差校正算法

时间交替模数转换器(Time-Interleaved ADC,TIADC)通道间的采样时间相对误差严重影响了系统的无杂散动态范围(Spurious-Free Dynamic Range,SFDR).为校正采样时间相对误差,本文基于TIADC输出与模拟输入信号之间的频域关系,提出一种通过消除输出信号中的误差来校准TIADC的算法.该算法在对输出信号频率表达式进行泰勒近似的基础上构建理想输出信号,并采用最小均方差(LMS)算法来估算时间误差,旨在降低硬件设计的复杂度,提高误差校正的精确度.仿真和验证结果表明该校正算法很容易扩展到多通道,并且可以将输出频谱的SFDR提高约47d B.

时间交替ADC系统的一种动态误差补偿方法

目前有许多方法被用于补偿或减少时间交替ADC系统各个通道失配带来的误差,但这类方法仅考虑了静态效果,没有提供一种测量时间交替ADC系统误差的有效方法,对SFDR提高非常有限,并且难以满足实时性的要求。本文采用由状态空间索引的误差表对时间交替ADC系统的输出进行校准。该方法将某一通道作为参考通道,对其它通道的误差进行测量并生成由时间交替ADC系统输出状态索引的误差表,利用该误差表对各个通道的输出进行动态校准。最后将该方法用于400 MSPS/12 bit高速数字化仪的校准,在输入幅度为1V的1MHz正弦信号时,高速数字化仪的杂散失真可降低20 dB。

基于时间交替采样技术的1 GS/s、16 bit数据采集系统研究

为了实现对大动态范围信号的高精度幅度信息获取,基于时间交替采样技术,研制1 GS/s、16 bit高速高分辨率数据采集系统,功能测试发现:当输入模拟信号中含有较大直流分量时,输出采样数据波形会发生振荡问题。研究时间交替采样技术,确认偏置误差是导致振荡问题发生的原因。设置ADC工作在实时校正误差模式,结合离线校正算法,解决采样数据的振荡问题,对比偏置误差校正前后的时域波形和频谱,验证校正算法的有效性。测试结果表明,研制的数据采集系统实现了对大动态范围信号的单信道高精度测量功能。

基于Cortex-M3处理器的时间交替采样系统的设计

设计了一种基于Cortex-M3处理器的时间交替采样系统,阐述了抗混叠滤波调理电路和STM32F103VET6处理器等软硬件设计的技术要点。此外,基于处理器内部集成的两个ADC模块,系统实现了对信号的时间交替采集。测试结果表明,系统在原有12位精度、1MSPS的采样基础上,将数据采样率提升到了2MSPS。

一种时间交替采样的非均匀时延估计技术

给出了一种时间交替采集系统各通道非均匀采样时延偏差的估计方法,分析了非均匀采样信号的频谱特性,介绍了非均匀采样信号时延估计原理。仿真结果表明,该算法可显著提高数据采集系统的性能。

一种65nm CMOS工艺的6-bit时间交替ADC设计

描述了一种改进计时的基于65 nm CMOS工艺的6 bit流水线模数转换器(ADC)实例。采用4个通道均由一个标有刻度的全动态流水线式二分查找(PLBS)架构,并在折叠前端采用基于25%工作周期的计时同步方案,可将ADC转换率提高至3Gsample/s,其功率损耗为4.1 m W。ADC实测结果,在低输入频率条件下测得的无杂散动态范围(SFDR)和信噪失真比(SNDR)分别为44.1 d B和31.2 d B。与类似高速ADC相比,该设计将PLBS架构的速度提高了60%,同时也提高了ADC的功率效率。模数转换器原型核心电路面积为250μm×120μm。

时间交替采样系统的误差测量与FPGA实现

时间交替采样结构是模数转换中提高采样率的1种有效方法。但由于器件工艺限制,每个通道的不一致性会引入通道失配误差,而这些误差会导致信号存在较大的杂散分量,将会严重影响ADC的性能。通道误差包括增益误差、时间误差、偏置误差。提出了一种频域的方法通过对单路采样信号做快速傅里叶变换并由固定位置方法找出误差的频域值,对此频域值做相应数学变换得到3种误差并且对这种方法进行了FPGA仿真实现,通过ISE仿真2路AD拼接系统的误差测量,验证了其有效性。

基于频域稀疏性的时间交替模数转换器时间相位失配盲测量算法

该文研究时间交替模数转换器(TIADC)的通道间时间相位失配参数的盲测量问题。基于TIADC系统架构、输入模拟信号的频域稀疏性和非混叠频率点,以采样定理和欠采样理论为基础,探索TIADC系统输入信号、输出信号以及与子ADC输出信号之间的频谱关系,推导出了一种新的基于非混叠频率点的相对频谱的离散傅里叶逆变换序列的相位信息的TIADC通道间时间相位失配参数的盲测量算法。仿真实验表明该文所提出的盲测量算法具有可以与正弦拟合算法相比拟的参数测量精度,并且具有对噪声不敏感,对输入信号频率无限制,对TIADC系统通道数无限制,不需要对输入信号过采样等突出优点。TIADC系统真实捕获数据测试进一步验证了该算法的准确性和有效性。

基于混合滤波器组的时间交替采样技术

时间交替采样技术对通道失配误差十分敏感,而基于混合滤波器组的采样技术降低了对通道失配误差的敏感,但前端模拟分析滤波器的稳定性难于设计限制了其工程应用。结合时间交替和混合滤波器组采样技术,提出了一种易于工程实现的基于混合滤波器组的时间交替采样技术。仿真结果表明,该技术能显著提高采样系统的精度。

基于时间交替采样技术的高速高精度ADC系统

介绍了一种基于时间交替采样结构的高速ADC系统,整个系统采用全数字方式实现时间交替采样技术,结构灵活多变。使用2片ADC芯片及外围电路、FPGA作为逻辑控制和数据接收缓存,来搭建时间交替ADC系统的硬件电路。其最高采样率可达400 Msample/s,采样精度为12 bit。通过分析时间交替ADC系统的原理及其通道误差特性,利用Matlab分析通道失配误差来源,对采集到的数据进行误差估计和校正。

时间交替采集系统误差的频域校正方法

时间交替数据采集系统中存在偏置、增益和时间误差,这严重影响了采集系统的信纳比(SINAD)和有效位数(ENOB)。本文提出频域内的误差校正方法,针对增益误差和时间误差的校正。由存在误差时频域的幅度和相位值得到误差的估计值,推得相应的校正值后进行增益和时间误差的校正。通过对比校正前后信号的频谱来证明该校正方法的有效性。实验结果表明,该算法简单容易实现,将采集系统的信纳比提高到了41.02 dB,有效位数提高到了6.52 bit,校正效果不差于正弦拟合的方法。

时间交替模数转换器采样时间失配校正方法的研究

时间交替模数转换器(TIADC)是近几年来实现高速数据采集的重要方法,由于能最大限度提高实时采样速率并便于硬件实现,已经普遍用于商业应用中.本文对时间交替模数转换器的采样时间失配误差产生原因及影响进行分析,并对一种双通道的基于相位误差估计的梯度的采样时间失配误差的校正方法进行研究和说明,可以看到该自适应算法是鲁棒的,在不同的奈奎斯特区域中都能收敛于最优值.

时间交替ADC系统的实现

时间交替ADC系统通过几片低速的ADC芯片进行并行交替采样,可以成倍地提高系统的采样频率,同时保持较高的分辨率[1]。但是由于芯片及具体实现过程中一些实际因素的影响,不可避免地会引入通道失配误差[2]。本文利用两片ADC芯片及外围电路来实现时间交替ADC系统,并通过Matlab软件对采样数据进行通道失配误差的估计和校正。Matlab仿真结果表明,该系统的采样率基本上达到了单片ADC的两倍,同时其通道失配误差通过算法校正后得到了有效地消除。

基于时间交替并行采样的超高速数据采集系统硬件设计

现代雷达、通信系统、卫星等各项技术的发展,对数据采集系统的速度和精度都提出了越来越高的要求。受现有器件制造技术的影响,传统结构的ADC(Analog to Digital Converter)在突破高速高精度上受到了限制,而时间交替并行采样(Time-interleaved parallel sampling,TIPS)技术为此提供了一条可行思路。对时间交替并行采样理论进行了研究,并基于此进行了一种超高速数据采集系统的硬件设计,保证数据处理部分能够得到可处理的两路5GSps、10bit信号。

混合并行交替最优采样技术研究

时间交替采样(TIADC)与量化交替采样技术(QIADC)分别是提升采集系统采样率与分辨率的有效方案。基于TIADC与QIADC的混合并行采集系统可以提供不同采样率与分辨率的组合,但由于采集系统的高采样率与高分辨率不能兼顾,因此本文首先研究该系统的最佳采集性能。通过分析系统采样率与分辨率对输入噪声及量化噪声的影响,得出在系统可用ADC数量一定的情况下,存在最优的采样率和分辨率,使得系统达到最佳采集精度。另外,本文对偏移量不匹配导致QIADC系统精度降低的影响进行了分析,建立了量化偏移误差与采集系统量化提升位数之间的关系模型。理论分析与实验结果均表明,当输入噪声能量与量化噪声能量相等时,采样率与分辨率的组合是最优的,且此时系统的输出信噪比取得最大值,说明系统具有最佳的采集性能。