一种SDRAM控制器的设计电路

针对以太网映射器芯片中以太网链路和HDLC链路之间存在不同速率数据链路通信的相互转换问题,文中提出一种SDRAM控制器的设计方案并采用Verilog HDL来实现。在该设计电路中,仲裁器处理以太网链路和HDLC链路与SDRAM之间的数据传送请求,以太网模块将接收到的数据写入IN_FIFO缓冲区,仲裁器负责将IN_FIFO中的数据导入SDRAM。在约定信息速率(CIR)控制器的作用下,仲裁器将SDRAM中的数据写入OUT_FIFO缓冲区,HDLC模块将OUT_FIFO中的数据读出。采用双缓存模块的设计对写入与读出的数据进行缓存,既可减少资源消耗又能够提高SDRAM的读写速率;同时增设CIR控制器来控制从SDRAM中读出的以太网数据是否采用规定的速率。结果表明,文中设计的电路输入数据与输出数据完全一致,能够很好地解决不同数据链路在进行数据交互时的吞吐量差异问题。

超100G OTN技术组网策略

本文从协议栈、帧结构、以太网映射和光传输调制这几个组网关键技术上,研究了超100G OTN技术的组网策略。

超100Gbit/s OTN标准及关键技术

4G/5G、4K/8K视频和物联网等新型应用和业务不断涌现,驱动带宽需求迅猛增长。超100 Gbit/s时代的来临,驱动OTN在网络架构、业务适配等方面引入创新技术特征,解决了OTN向更高速率扩展的问题,并优化了以太网业务承载能力,使得网络部署更加灵活和经济。本文通过对超100 Gbit/s OTN协议栈、OTUCn帧结构、比特速率、以太网映射、光传输调制技术的研究,提出超100 Gbit/s OTN技术后续演进方向,对相关技术研究和商用均有一定的意义。