多核SoC中外部存储器并行访存控制器设计

当前外部存储器的带宽不断提高,文章针对多核片上系统(system-on-a-chip,SoC)工作过程中多个处理器核需要同时访问外部存储器的问题,设计了一种支持片内多运算单元并行访问同一外部存储器的接口结构。该并行访存控制器利用外部存储器与单个运算单元间的带宽差异实现并行访存,针对任务访存特点,采用多种并行访存方式,使用两级仲裁结构对任务进行仲裁。经测试,在使用DDR3作为外部存储器时,满载情况下,该并行访存控制器对外部存储器的平均带宽利用率最高能够达到84.738%,实际任务执行过程中平均带宽利用率最高能够达到54.653%。