基于FPGA的交流采样同步倍频算法及实现

为了保证电能质量监测系统中电力参数的准确性,需要对其进行交流采样。而在交流采样中,需要进行同步倍频。传统的由锁相环CD4046做成的频率跟踪电路来进行倍频,很难进行倍频倍数的改变。本文利用verilog HDL语言,针对传统倍频电路的限制,通过计数分频的方式实现了抖动信号源、任意低频、任意高倍的倍频算法。最后通过matlab仿真,以及提供的FPGA器件搭建硬件电路后,经测试证实了算法的正确性可用性。

几种锁相频率合成电路的设计

具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。高性能的频率源可通过频率合成技术获得,随着大规模集成电路的发展,锁相式频率合成技术占有越来越重要的地位。由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。这几种电路都是通过锁相实现相位同步,并通过改变反馈回路中的分频比从而得到N倍的基准频率信号输出。测试结果表明,设计的样机具有良好的输出特性和调制特性,又具有很高的稳定度和准确性及极高的分辨率等优点。