任意分频器的DDS实现方法

阐述了任意分频器的原理、结构框图,并在此基础上提出了基于全数字DDS的全新实现方法,可实现频率准确率高、占宽比准确的多个标准频率源同时产生的新技术,探讨了此方法的实现原理和关键代码,并对该方法进行了性能分析。

一种任意比率电子齿轮分频器的实现方法

针对滚齿机数控系统电子齿轮箱的设计要求,提出了一种根据现场可编程门阵列和Bresenham算法的任意比率电子齿轮分频器的实现方法。该方法的实现原理是将计算机图形学上描绘由两点所决定的直线的算法应用到电子齿轮的脉冲频率分频上,采用硬件描述语言来实现电子齿轮分频。该方法对Bresenham算法进行了改进,将累计误差值和溢出斜率修改为整数,使算法只涉及整数的加减运算,因此更快捷、更可靠。软件仿真和实验结果表明,所提出的电子齿轮分频方法可使分频过程更为简便,不仅减少了硬件资源耗费,而且算法具有较强的实用性。

一种基于Verilog的任意整数分频器实现方法

在分析基于Verilog的偶数分频程序和奇数分频程序的基础上,提出了一种基于Verilog的任意整数分频器的实现方法,并在QuartusⅡ平台上完成了基于这种实现方法的任意整数分频器的编程和综合,在Modelsim中完成了任意整数分频器的仿真获得通过.该文的Verilog程序可以直接引用,为此类程序实际提供借鉴.

一种新型分频器的设计实现

针对现有的常用分频器的使用局限性,介绍了一种可以实现任意小数、分数分频的新型分频器。由预先设置的分频参数,通过使用一个带余数输出的除法器,计算出其商和余数,以确定两个分频器的分频系数和分频次数,通过控制两个分频器交替工作,从而实现任意分频。分析了这种新型分频器的工作原理,提出了一种简单的实现电路,并用VerilongHDL语言描述了该分频器,在FPGA上运行实现,通过仿真证明其可行性。

一种6GHz 831μA除以10/11双模分频器

本文基于目前流行的TSPC高速电路,利用状态机原理提出了一种可实现任意分频比的射频双模预分频器电路;并且提供了分频比为10/11的具体实现电路。在这个除以10/11分频器当中,基本的D触发器单元采用了目前流行的高速TSPC与E-TSPC结构,同时具备低功耗和高输入频率的特点。电路采用SMIC0.18μ mRFCMOS工艺,利用Cadence Spectre仿真显示,采用1.8V电源电压供电,环境温度为27℃时,最高的工作频率可达到6GHz,此时整个分频器消耗的电流仅为831μA。

基于FPGA的任意频率发生器设计

针对在FPGA中传统分频电路直接计数分频法只能对晶振频率做整数分频,无法得到一些不能整除的频率的问题,通过分析直接频率合成的原理,设计出一种基于FPGA的高精度、任意频率输出电路,经过测试,对于50 MHz的输入晶振,频率输出范围为0.01~2.5E7 Hz,以步距0.01 Hz的精度连续变化,可以满足大部分FPGA电路对不同频率的要求.

基于FPGA+DDS的位同步时钟恢复设计与实现

针对目前常用位同步时钟恢复电路即超前-滞后型锁相环和1位同步器两种方法的不足之处,提出了一种使用DDS原理实现的快速时钟恢复方案。该方案采用DDS技术作为高精度任意分频单元,并在此基础上结合两种方法的优点,完成了位同步时钟恢复的改进设计。该方法适用频率范围宽,同步速度快,同步精度高,能够有效地降低频差的影响。给出了方案设计原理及实现方法,使用FPGA完成设计并对其性能做了分析及仿真、测试。

CPLD技术在微型化过载存测仪中的应用

本文结合实验研究工作,研究设计了用于某型号巡航导弹模拟侵彻钢靶的过载参数测试系统.该研究选用xilinx公司的最新产品coolrunner cpld系列可编程器件,详细介绍了 cpld型号的选择,系统的组成和工作原理,测试系统电路框图及系统工作状态图,任意分频器及具接口电路.并研究了其低功耗的实现.