一种基于分布式计算的芯片仿真加速设计

随着芯片设计规模和复杂度越来越大,传统的芯片EDA(Electronic Design Automation)验证方法在子系统和SoC(System on Chip)全芯片级别越来越受限于仿真速度限制。如何高效收敛RTL(Register Transfer Level)设计,确保及时高质量交付,成为芯片研发领域急需解决的重要问题。介绍了一种自研的利用分布式计算方法来加速大型芯片仿真效率的DVA(Distributed Verification Acceleration)系统架构和实现。系统基于UVM(Universal Verification Methodology)验证方法学,采用底层原生的Linux socket组件进行通信,设计了一套包括控制面、数据流和会话的三平面通信同步机制,充分利用分布式验证平台可以并行计算的特点来加速芯片整体仿真速度。系统在超大规模通信SoC部署并且取得显著效果,相比于传统分立验证平台,DVA系统仿真速度可以达到5~10倍的加速比。系统还可以应用于多个芯片套片组网、多Chiplet(芯粒)互联等SIP(System in Package)验证场景,以及EMU(EMUlator,硬件加速仿真)和EDA联合等多种混合仿真场景。

基于总线功能模型的SoC仿真加速技术

SoC是IC设计的发展趋势,而随着SoC的日趋复杂,对系统仿真带来了越来越艰巨的挑战,基于EDA厂商提供的传统仿真环境已经不能充分满足SoC的开发需求,针对此问题提出了基于总线功能模型的仿真加速策略,测试结果表明,提出的技术策略可获得45%的仿真性能提升。

基于数字孪生的智能车间系统仿真加速测试方法

为解决当前制造系统软件可靠性仿真测试时间长、测试环境难以搭建等问题,提出采用数字孪生技术与智能车间系统仿真加速测试相结合的方法;建立智能车间高保真数字孪生模型替代现实生产车间系统用于制造系统软件的可靠性仿真测试,首先要构建包含产品、设备资源、工艺流程等系统级仿真模型;同时,为仿真车间生产事件流程,在模型中,还需结合生产实际情况,设置设备间通信协议、通信数据以及生产线事件及队列顺序,真实模拟系统运行环境;通过构建步进电机产线数字孪生模型,仿真加工装配流程,运行智能车间系统软件,采用仿真时钟推进机制开展加速测试,验证了该方法的有效性和实用性,对开展工业系统软件高保真快速测试评估具有一定的借鉴意义。

利用区域数字化地震台网速度记录仿真加速度时程的研究与应用

研究了利用区域数字地震台网CTS1-EDASC24速度型甚宽频带地震仪和FBS3-EDASC24速度型宽频带地震仪的速度记录仿真加速度时程的有关技术与应用问题,其中包括:仿真方法的选取,仪器性能和仿真参数的分析,仿真加速度时程与SLJ100-GDQJⅡ加速度型强震仪记录结果的比较,福建及邻近地区所选用地震的仿真加速度时程(1998-07-2008-07),仿真结果在合成场地设计地震波中的应用等方面,并提供了具体的应用算例。

福建地区中小地震加速度与仿真加速度记录的反应谱特征分析

利用福建省区域数字强震动和数字地震台网历年的地震记录,通过资料选取、数据处理,计算了其地震反应谱,并分析了Ⅰ、Ⅱ、Ⅲ类场地反应谱谱形参数的统计关系及反应谱特征,有关研究结果对合理地利用福建地区现有台网观测资料具有实际意义。

硬件模拟器对仿真加速的测试平台研究

硬件模拟器是指通过软件开发实现的硬件模拟,是一个模拟程序的过程,多数用于故障树分析和对VLSI逻辑设计测试。为了提高对于不同平台的稳定性和可移植性,需要通过软件测试找出模拟器程序在正常运行时的问题和缺陷。基于实验的基础上,指出了模拟器测试平台在开发过程中存在的问题以及解决方案,旨在为同类的研究提供借鉴和参考。

基于FPGA的软硬件协同仿真加速技术

在系统设计中,硬件复杂电路设计的调试与仿真工作对于设计者来说十分困难。为了降低仿真复杂度,加快仿真速度,本文提出利用FPGA加速的思想,实现软硬件协同加速仿真。经过实验,相对于纯软件仿真,利用软硬件协同加速仿真技术,仿真速度提高近30倍,大大缩短了仿真时间。

基于硬件仿真加速器的AFDX端系统测试方法研究

本文通过将AFDX端系统SoC设计加载到硬件仿真加速器上运行,在HDL侧以真正的硬件电路运行来替代用仿真工具软件运行SoC设计的方式,可以大大提高测试向量的仿真速度,并且可以将主要模块信号波形上传到在HVL侧主机上,增强了测试的可观测性,可以快速的定位出错误的信号,提高了验证效率,对机载SoC设计的功能验证提供了参考。

AMESim软件仿真加速方法

AMESim软件已用于车辆、船舶、航空航天以及重型设备工业等多学科领域,伴随模型复杂化和精细化,其仿真速度缓慢成为一个亟待解决的问题。分析可能导致仿真变慢的因素,并提出几种可以使AMESim仿真加速的方法。

基于硬件仿真加速平台的PCIE系统级调测试方法

在带真实PCIE设备的系统级测试环境中,由于驱动程序或应用测试程序的更换,可能需要频繁引导操作系统,造成额外时间开销;同时,由于真实外设的存在,系统调试能力急剧降低,给调试带来巨大挑战。分别对带真实PCIE设备的系统级验证流程及调试进行了优化。验证流程方面,一方面采用"抽屉式"内存管理机制,通过ramdisk直接更换驱动程序及benchmark,避免重复引导OS;另一方面,通过Ethernet通路实现程序更换,进一步节省状态恢复、PCIE热复位时间。调试能力优化方面,利用display buffer,SDL捕捉关键信号并导出处理后还原成波形,并通过选定合适的捕捉信号、buffer深度、降频操作,尽可能增大连续波形长度,改善调试能力。

新型电力系统电磁暂态加速仿真技术

为解决新型电力系统电磁暂态仿真时由于系统拓扑结构复杂、电力电子开关器件较多以及仿真机单核计算能力不足导致的仿真效率低下、仿真难度大等问题,文中采用理想变压器模型分割算法将大规模新型电力系统模型分割成若干子系统,实现了大系统的解耦和降阶,有效减少了仿真时整个系统作为一个状态空间系统矩阵的运算量。为进一步减轻单个处理器的计算负担,利用CPU(Central Processing Unit)多核并行技术设计一款在裸机环境下高效并行运算的加速仿真平台UREP300。将分割后的模型载入UREP300进行加速仿真实验,同时与基于MATLAB/Simulink的原模型离线仿真进行对比。实验结果表明,融合理想变压器模型分割与多核并行运行的加速仿真技术能够在保障仿真精度的同时将仿真速度提升至原来的586倍,可显著提高仿真效率,适用于大规模新型电力系统的仿真工作。

基于AiNet的仿真优化加速/求解器研究

提出一种基于神经网络的仿真优化加速 /求解器模块 ,该模块作为笔者开发的仿真优化系统 (SimOpt)的一个有机组成部分 ,以一种新的基概率神经网络 (AiNet)作为核心引擎 ,通过训练和学习过程替代仿真模型进行结果评估 ,从而大大提高了仿真优化的速度。

大规模高精度复杂电磁环境仿真及加速方法

分析了大规模高精度复杂电磁环境仿真的需求,结合该需求给出了仿真系统包含的模块及一般性的仿真流程。结合仿真流程及大规模计算的特点,定性分析了各部分的计算消耗,阐明了仿真计算的瓶颈。针对该瓶颈问题,提出了并行计算、多种传播计算方法共用、空时多尺度、模型抽象聚合等加速方式共用的解决办法,对每种加速方式的内涵及其加速原理进行了阐述。

利用炮射试验实现引信加速仿真试验的验证

介绍了引信低速模拟试验的基本原理,阐述了引信加速仿真试验系统的组成、功能及加速试验的方法.指出了加速试验与高速试验等效性验证的重要性,并结合某型导弹引信的试验,以130弹丸为目标,进行了引信加速试验与高速交会试验等效性研究.

虚拟GDB远程调试技术及其在硬件仿真器中的应用

为了解决当前硬件仿真器采用测试激励与探针采样调试方法导致的额外硬件资源需求增加以及调试方法复杂死板的问题,研究出一种虚拟GDB远程调试技术提高硬件仿真器的调试能力。首先,使用JTAG的消息代理器与事务处理器进行软件与硬件的信息交互,实现计算机与硬件仿真器的通信;然后,通过VPI接口实现GDB与JTAG代理器的软件信息交互,完成虚拟GDB调试;最后,在硬件仿真器中进行应用实验。结果表明,虚拟GDB远程调试系统可支持断点插入、单步运行、寄存器读写等功能,与插入探针的调试方法相比,使用虚拟GDB调试提速近百倍。虚拟GDB远程调试技术丰富了硬件仿真器的软件调试手段,增强了硬件仿真器的调试能力,提升了芯片设计验证效率。

磨矿破裂过程的蒙特卡洛仿真方法研究

研究了磨矿破裂过程的蒙特卡洛仿真方法.蒙特卡洛仿真的误差反比于其计算区域内颗粒数量,导致该方法存在计算精度和计算代价难以协调的矛盾.主要研究目标是在不降低精度的条件下提高仿真速度.首先给出了事件驱动的磨矿过程蒙特卡洛仿真的主要步骤.通过提出一种新的包络函数改进仿真抽样效率.设计了批次磨矿的仿真实验.仿真结果表明:所提出的改进算法能够显著降低无效抽样,提高仿真速度,而且保持仿真精度符合要求.