针对DDR3系统设计对时序要求的特殊性,对某一SiP(System in Package)中DDR3封装和基板设计进行时序仿真和优化,通过仿真指导设计,提高SiP产品DDR3的设计成功率,减少设计周期。通过ANSYS SIwave软件提取信号S参数,再经过Cadence SystemS...针对DDR3系统设计对时序要求的特殊性,对某一SiP(System in Package)中DDR3封装和基板设计进行时序仿真和优化,通过仿真指导设计,提高SiP产品DDR3的设计成功率,减少设计周期。通过ANSYS SIwave软件提取信号S参数,再经过Cadence SystemSI软件搭建拓扑进行时序仿真分析,利用信号完整性相关理论,讨论信号时序与波形的关系,结合版图分析,给出实际的优化方案,并经过仿真迭代验证,最终使所设计的DDR3满足JEDEC协议中的时序要求。展开更多
文摘针对DDR3系统设计对时序要求的特殊性,对某一SiP(System in Package)中DDR3封装和基板设计进行时序仿真和优化,通过仿真指导设计,提高SiP产品DDR3的设计成功率,减少设计周期。通过ANSYS SIwave软件提取信号S参数,再经过Cadence SystemSI软件搭建拓扑进行时序仿真分析,利用信号完整性相关理论,讨论信号时序与波形的关系,结合版图分析,给出实际的优化方案,并经过仿真迭代验证,最终使所设计的DDR3满足JEDEC协议中的时序要求。