众核处理器和众核集群的并行模拟

模拟器是计算机体系结构研究的重要工具.近年来并行计算机体系结构的发展给计算机模拟带来了巨大的挑战.一方面,随着体系结构朝着多核以及众核处理器发展,模拟的目标系统规模随着模拟核数以摩尔定律的速度增加而不断增大;另一方面,串行模拟的速度因为模拟器运行所在宿主机主频提速减缓而停滞不前.上述两方面的原因使得传统的串行模拟方式无法满足对新兴体系结构模拟规模和速度的需求.以众核处理器和众核集群这两种体系结构为例,并行模拟技术在并行计算机体系结构模拟中是必要而且可行的.对于众核处理器的模拟,使用并行离散事件模拟对其进行加速,在模拟精度不变的前提下,提高模拟速度10.9倍.对于众核集群的模拟,模拟的目标系统总规模达到1024核,并且支持MPI/Pthreads混合编程的运行环境.

高通量众核并行模拟加速技术研究

高通量应用的迅猛发展使得模拟速度成为大规模众核体系结构研究的瓶颈。为此,基于高通量众核结构模拟平台,提出一系列模拟加速技术。采用查找表方法加速指令译码,从事件调度算法、时间推进算法以及队列无锁化等角度优化并行离散事件模拟框架,以内存池管理方案提高内存管理效率。实验结果表明,与优化前方案相比,查找表、并行离散事件模拟和内存池3种加速方案在模拟速度上表现较优。