基于神经网络模型的优化布图技术综述

本文对可用于集成电路布图的神经网络模型和神经优化计算方法作了概括和总结,比较了它们的优缺点及其在IC布图中的应用前景;分析了神经网络在集成电路布图中的应用现状和存在的问题;提出了各类优化计算神经网络模型求解集成电路布图问题的一些网络映射方法和应用方法;提出了基于神经网络的布图算法在串行机上模拟的几种速度提高方法。

三维芯片多层与多核并行测试调度优化方法

针对测试环节在三维(3D)芯片制造过程中成本过高的问题,提出一种基于时分复用(TDM)的协同优化各层之间、层与核之间测试资源的调度方法。首先,在3D芯片各层配置移位寄存器,通过移位寄存器组对输入数据的控制,实现对各层之间以及同一层的各个芯核之间的测试频率的合理划分,使位于不同位置的芯核能够被并行测试;其次,使用贪心算法优化寄存器的分配,减少芯核并行测试的空闲周期;最后,采用离散二进制粒子群优化(DBPSO)算法求出最优3D堆叠的布图,以便充分利用硅通孔(TSV)的传输潜力,提高并行测试效率,减少测试时间。实验结果表明,在功耗约束下,优化后整个测试访问机制(TAM)利用率平均上升16.28%,而3D堆叠的测试时间平均下降13.98%。所提方法减少了测试时间,降低了测试成本。