一种优化了的并行Huffman解码器

压缩方法对于频道带宽或者存储容量有限的系统而言是非常重要的。我们可以完成一种实时的并行Huffman解码器的硬件设计,它在FPGA上的实现需要用到50,000个门(FLEX10K20 from Altera)。运用并行技术,一个码字将在一个时钟周期里面解完。为了节省存储器的开销,我们给出了一种优化的查找表。这篇论文主要是介绍了一种可行的实时解码器的设计。