用于视频传输的10G网络接口设计

基于FPGA纯硬件电路的UDP/IP处理器设计,以实现高速处理为目的,对于现有的千兆以太网传输进行了提升,形成万兆以太网高速传输系统。主要对传输层、网络层、数据链路层做了深入研究。设计UDP/IP协议栈和万兆以太网数据链路层协议MAC控制器,由UDP/IP协议栈负责将视频数据在传输层和网络层进行封装解封装工作,由MAC控制器完成数据链路层的协议功能,视频数据通过摄像头经过视频解码芯片所产生。依照IEEE802.3-2005和IEEE802.3ae标准,使用ALTERA公司的Cyclone IV系列EP4CE6F17C8N对MAC控制器进行改进,解决以太网帧尾有效字节不定长问题。对CRC编码和校验设计两种方法进行比较,通过Quartus II和Model Sim仿真验证时序逻辑,各个模块运用硬件描述语言Verilog编写。