传输线脉冲发生器电压探测中振荡问题的研究

对传输线脉冲发生器电压探测中的振荡问题进行了研究。通过减小电压探头的寄生电感克服了振铃问题,通过缩短电压探头和待测器件之间的传输段传输线长度降低了探头处实际承受的上冲电压,从而有效地抑制了传输线脉冲发生器电压探测中的振荡问题,提高了测试的准确性,并在国内率先制造出了波形质量达到国际先进水平的传输线脉冲发生器。

传输线脉冲发生器研制及其对电路板抗静电放电干扰的测试

为研究静电放电对电路板的干扰,利用传输线脉冲发生器提供激励脉冲,并配合测试探头,对电路板进行干扰测试,并以一单片机系统为测试对象进行干扰研究。首先,根据传输线脉冲生成原理,用同轴电缆、水银继电器及高压源设计和制作了1个传输线脉冲发生器,并将脉冲波的上升时间控制在1 ns以内;然后,分别用电场探头、磁场探头和注入探头建立了激励信号与被干扰对象之间的电场、磁场和传导耦合,通过试验观察了其耦合干扰信号,并研究了测试单片机系统的抗干扰特点。通过研究及测试得出:为保证传输线脉冲发生器的脉冲上升时间的要求,应选择快速继电器,控制好继电器与同轴电缆的连接以减少寄生参数的影响;用传输线脉冲发生器配合电场、磁场和注入探头进行测试,可以探查电路板的局部抗干扰薄弱环节;测试的单片机系统的抗干扰特点体现在:其局部区域对磁场干扰较敏感,晶振引脚和复位引脚对直接注入干扰更敏感。

采用容性封装技术提高ESD防护性能研究

提出了一种通过在电源线与地线之间加入外部电容以吸收ESD脉冲的新型集成电路ESD保护方法。分析了这种方法在提高产品ESD防护性能方面的可行性,并用TLP设备测量出了一0.1μF电容在吸收4A TLP ESD电流脉冲时电容两端电压随时间的变化曲线以及不同电容值电容吸收4A TLP ESD电流脉冲后的电压随电容变化曲线,理论分析及测试结果均表明这种ESD防护方法能在集成电路承受6000V HBM ESD脉冲时将VDD与GND之间的电压降钳位在0.5V以下。通过将此ESD防护方法应用在SOI微处理器产品和SOI静态随机存储器产品上,成功地将这两款产品的ESD防护能力从1000V提高到了3000V以上,验证了这种容性封装技术在ESD防护方面的优良性能。