TTA-EC:一种基于传输触发体系结构的ECC整体算法处理器

以传输触发体系结构(TTA)为基础,为支持大数运算扩展寄存器堆,增加模乘单元以加速模乘操作,提出一种ECC整体算法处理器TTA-EC.该处理器具有如下特点:(1)利用TTA工具链,可快速开发出基于TTA-EC的完整ECC公钥系统;(2)模乘单元将以基数为处理字长的高基数Montgomery算法与行共享流水结构相结合,具有良好的可扩展性;(3)流水单元实现矢量乘操作,并同时支持GF(p)和GF(2n)双有限域;(4)通过调整总线宽度和流水单元个数,可满足不同性能/面积约束.在0.18μm1P6MCMOS工艺下,其高性能和紧缩面积版本的规模分别为117.4K和40.6K,可分别在0.87ms和7.83ms内完成一次GF(p)或GF(2n)上的192位EC标量乘运算,峰值功耗分别为242.1mW和28.5mW.

传输触发体系结构指导下的ASIP自动生成

提出传输触发体系结构(TTA)指导下的专用指令集处理器自动生成方法,可有效地解决指令集生成、可重定向编译和微结构设计等问题.TTA只包括一种指令即传输指令,避免了指令集生成的问题;在该方法的软件工具链中,语义翻译和调度相互独立,调度器无需关心语义,解决了可重定向编译的问题;微结构设计遵循统一模板,其寄存器传输级描述可自动生成.另外,针对应用的性能优化与连接优化过程是自动完成的.在密码算法领域的应用验证了该方法的有效性.

一种基于传输触发体系结构的可重构Hash函数处理器:TTAH

Hash函数是密码学中保证数据完整性的有效手段,性能需求使得某些应用必须采用硬件实现。本文通过分析常用Hash函数在算法上的相似性设计出了专用可重构单元,并将这些可重构单元耦合到传输触发体系结构中,得到一种可重构Hash函数处理器TTAH。常用Hash算法在TTAH上的映射结果表明:与细粒度可重构结构相比,其速度快,资源利用率高;与ASIC相比,可以在额外开销增加较小的前提下有效地支持多种常用Hash函数。

传输触发体系结构指导下的ECC整体算法处理器设计

以传输触发体系结构(TTA)为基础,为支持大数运算扩展寄存器堆,并增加模乘单元以加速模乘操作,提出一种ECC整体算法处理器.该处理器具有如下特点: ①利用TTA工具链可快速开发出ECC公钥系统;②模乘单元将以基数为处理字长的高基数Montgomery算法与行共享流水结构相结合,具有良好的可扩展性;③流水站实现矢量乘操作,并同时支持GF(p)和GF(2n)双有限域;④通过调整总线宽度和流水站个数,可满足不同性能/面积要求.在0.18μm CMOS工艺下,其高性能和紧缩面积版本的电路等效门数分别为117.4×103和40.6×103,可分别在0.87ms和7.83ms内完成一次GF(p)或GF(2n)上的192位EC标量乘运算.

配置流驱动计算体系结构指导下的ASIP设计

为了兼顾嵌入式处理器设计中的灵活性与高效性,提出配置流驱动计算体系结构.在体系结构设计中将软/硬件界面下移,使功能单元之间的互连网络对编译器可见,并由编译器来完成传输路由,从而支持复杂但更为高效的互连网络.在该体系结构指导下,提出一种支持段式可重构互连网络的专用指令集处理器(ASIP)设计方法.该方法应用到密码领域的3类ASIP设计中表明,与简单总线互连相比,在不影响性能的前提下,可平均节约53%的互连功耗和38.7%的总线数量,从而达到减少总线数量、降低互连功耗的目的.

基于TTA体系结构的嵌入式协处理器的设计与实现

本文基于TTA结构提出了一种嵌入式协处理器体系结构,并完成了其VLSI设计与实现。该协处理器具有双Cluster的运算内核,能够高效地支持多媒体应用中的数据密集型计算。为了充分发挥协处理器工作效率,本文还设计了具有流缓冲代理特征的流存储子系统,通过实现数据流存储访问机制以及计算资源与片外存储之间的低耦合结构,提高访存带宽。最后,基于该嵌入式协处理器,本文在0.18μmCMOS工艺下实现了一款多核SoC芯片,其工作主频为300MHz,实测功耗为910mW。

一种面向数字信号处理的嵌入式处理器体系结构设计

针对数字信号处理在嵌入式领域中的广泛应用,并基于数字信号处理程序的特征,本文提出了一种专门面向嵌入式应用中数字信号处理的处理器体系结构。该体系结构的设计建立在传输触发体系结构的基础上,并加入了针对sin/cos求值的特殊功能单元对性能进行加速。测试结果表明,这种体系结构对数字信号处理核心程序的运行具有极高的性能,并且具有硬件结构简单、易于开发的特征。

基于传输触发架构的图像降晰专用处理器设计

针对天文图像处理过程中的空间变换核降晰算法,提出一种基于传输触发架构(TTA)的专用处理器设计,以完成算法的数据密集型运算,并在基于C*CORE340处理器的电子系统级平台之上对该处理器进行验证。TTA的细粒度并行数据传输使该处理器获得更高性能,其设计的特殊功能单元能加快计算,且计算流程和数据存储方式能减少数据传输的频率,提高了计算速度。实验结果表明,对于19×19的内核和2K×2K的图像帧,该处理器架构的速度比基于PC的纯软件实现提高了14.7倍。

面向TTA结构的可重定向周期精确模拟器的设计与实现

给出了一种面向传输触发体系结构的可重定向周期精确模拟器的设计与实现。该模拟器能够在不修改的情况下,对不同的TTA硬件体系结构设计进行高效的模拟。同时提供了方便的用户自定义扩展指令的添加接口。为了加快模拟速度,提出了一种预解释模拟机制。

基于TTA的嵌入式ASIP设计

在嵌入式微处理器设计中,采用ASIP(applicationspecificinstructionprocessor)处理器设计方法,可以在满足功能和性能要求的同时,缩短嵌入式微处理器产品的研制时间.当前ASIP处理器设计方法还面临着许多问题,如体系结构优化、软件代码的可重定向编译等,这些都阻碍了ASIP处理器设计方法的广泛应用.因此,提出了一种基于传输触发体系结构(transporttriggeredarchitecture,TTA)的嵌入式ASIP设计方法,对其设计关键技术进行了详细的讨论,并通过两个目标应用的ASIP微处理器设计实例说明了该方法可以有效解决上述问题,快速开发出满足目标应用程序要求的嵌入式处理器.

可定制Tcore处理器指令调度设计

基于传输触发体系结构可定制Tcore处理器具有理想的性能/价格比.但由于大量数据传输细节在体系结构一级可见导致了过低的编译效率.为此,提出了一种基于MACHSUIF中间格式的可重定目标编译器架构,将表调度与关键路径算法相结合以实现高效指令调度,从而大幅度提高编译质量.此外,通过基于操作的调度方法解决指令调度过程中功能单元的死锁问题.通过在4个DSP应用上进行测试,指令级并行度比传统的MoveFramework提高40%左右.

天文图像差异算法的SoC实现

基于传输触发体系结构,设计一种可配置处理器T*Core,并将该处理器在现场可编程门阵列嵌入式平台上进行片上系统实现,完成AST3天文图像差异算法的数据密集型运算。应用结果表明,该设计可提高数据处理的实时性,减少硬件资源消耗,满足天文图像处理的需求。

基于线性扫描算法的TTA编译器优化

提出将线性扫描算法用于传输触发体系结构(TTA)编译器的后端优化设计中,实现全局寄存器分配。线性扫描算法的应用使TTA编译器具有生成目标代码质量高、算法的时间和空间复杂度低、易于实现等优点。实验结果表明,该算法在寄存器数目相同,且有大量的变量竞争时具有明显优势。

领域内可重构功能单元自动生成方法

特殊功能单元可以有效加速处理器性能,然而由于其专用性,能够加速的应用有限。领域内可重构功能单元提供领域内的灵活性与高效性。文章提出针对特定应用领域生成可重构能单元的方法,该方法基于多个表达式自动生成高效的可重构功能单元。选取传输触发体系结构作为平台,在密码领域中三类算法的应用验证了该方法的有效性。

“腾越-Ⅱ”嵌入式异步微处理器的设计与实现

嵌入式系统对处理器功耗开销有严格的限制,异步电路技术可以作为设计低功耗处理器的有效方法之一。针对嵌入式多媒体应用,本文设计实现了一款低功耗异步微处理器——腾越-Ⅱ。处理器中包含一个异步TTA微处理器内核、一个同步TTA微处理器内核、两个存储控制器和多个外部通信接口。异步内核通过基于宏单元的异步电路设计方法实现,其它部分通过基于标准单元的半定制设计流程实现。处理器芯片采用UMC0.18μmCMOS工艺实现,基片面积为4.89×4.89mm2,工作电压为1.8V。经测试,处理器工作主频达到200MHz,且异步内核的功耗开销低于同步内核的50%。