伪单输入跳变测试序列的测试生成器设计

为降低内建自测试电路中的功耗,在分析内建自测试低功耗设计一般方法的基础上,从提高测试向量之间相关性的角度出发,提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的基础上添加了简单的控制逻辑电路,从而得到一种新的伪单输入跳变测试序列,并且在基准电路上进行了实验.实验结果表明,该设计方案在降低功耗的同时可使测试的时间大大缩短.

基于折叠集合的确定模式BIST的低功耗设计

提出了一种确定模式BIST的低功耗设计方案,它是在基于折叠计数器的基础上,采用LFSR编码折叠计数器种子,并通过选定的存储折叠距离来控制确定的测试模式生成,使得产生的测试矢量之间实现单跳变。由于是在确定测试矢量基础上进行的研究,而没有改变原来的测试矢量,因而故障覆盖率不会改变,这样既保证了高故障覆盖率又解决不同种子所生成的测试模式之间的重叠、冗余。研究结果表明该方案不仅具有很好的数据压缩率,而且证明了该方案的有效性。