基于Viterbi设计最大似然序列检测器

有记忆信号的观测值是相互关联的,传统检测方法不能达到最佳效果。本文提出一种基于维特比算法的最大似然序列检测器,Viterbi算法将ML序列检测器执行的网格路径搜索的数量减到最小,采用全并行方案,用FPGA作为硬件载体,从而获得更快的速度和更小的电路规模。