用位串行算法实现抽取滤波器

抽取滤波器在过采样∑ΔＡ／Ｄ变换系统中起着最终滤除带外噪声以及恢复奈奎斯特抽样频率的作用。位串行算法由于能节约硬件资源和减小传输延迟等优点而在ＶＬＳＩ实现中广泛的应用，本文讨论用位串行算法实现抽取滤波器的结构。

基于位串行分布式算法和FPGA实现FIR电路的研究

本文提出了一种采用现场可编程门阵列器件FPGA实现FIR数字滤波器硬件电路的方案 ,该方案基于只读存储器ROM查找表的位串行分布式算法。并以一个十六阶低通FIR数字滤波器电路的实现为例说明了设计过程 ,所设计电路通过了软件验证和硬件仿真 ,结果表明电路工作正确可靠 ,满足设计要求。

一种用于过采样Σ-ΔA/D转换器的抽取滤波器

采用0.8μmCMOS工艺,实现了一种用于过采样Σ-ΔA/D转换器的数字抽取滤波器。该滤波器采用多级结构,梳状滤波器作为首级,用最佳一致逼近算法设计的FIR滤波器作为末级,并通过位串行算法硬件实现。芯片测试表明,该滤波器对128倍过采样率、2阶Σ-Δ调制器的输出码流进行处理得到的信噪比为75dB。

基于FPGA的IIR低通数字滤波器的实现

提出了一种采用现场可编程门阵列器件FPGA实现定点IIR低通数字滤波器的方案,该方案采用只读存储器ROM查找表的位串行分布式算法,极大地减少硬件电路的规模,提高了电路的执行速度。以一个四阶IIR低通数字滤波器电路的实现为例,说明了设计过程,对所设计的电路进行了验证。结果表明,电路工作正确可靠,满足了设计要求。