一种高效的JPEG2000位平面编码器设计

针对JPEG2000 芯片实现时的硬件复杂性和编码效率低的问题,通过分析编码所需状态变量的产生机制,得到了一种最高有效位(MSB)检测电路,它能使状态变量实时产生.同时,在 3 个通道编码时引入列快速扫描电路,它在清除通道编码中设计了游程编码和0编码的流水实现电路,最后得到了位平面编码器 0冗余时钟设计.将此方法用于实现三通道并行的位平面编码器时,相对于单通道的跳点跳列,其运算速度可提高2倍,逻辑电路节约50%,而对于64×64像素的码块,存储器节约20 kb.

位平面编码存储优化算法及FPGA设计

提出一种基于子块的存储优化算法,可用于解决现有JPEG2000位平面编码器中存在的访问编码块存储器模式失配问题.采用将编码块划分成4×4的子块独立进行编码的策略,将访问同一小波系数的时间间隔从3N2Δt减少至48Δt,同时将访问编码块存储器的次数从(3K-2)N2降低至N2/W.该算法不仅兼容现有各种加速技术,而且增加了子块并行的机会.基于FPGA平台实现了一种子块并行合并样本并行的位平面编码器结构,能够将编码时间复杂度从O(N2)降低至O(N),同时节省状态信息存储39%以上.实验结果表明,与目前最快的三层并行结构相比,文中设计的加速比达到了1.3.

JPEG2000全并行位平面编码器的VLSI设计验证

研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9Mcoefficient/sec的处理能力,可满足现有图像实时处理要求.

JPEG2000位平面编码器的硬件实现

采用三个状态机控制编码操作,并采用局部优化和模板数据缓冲技术,提出了一种简单、灵活的新结构,提高了编码效率,减小了硬件实现的资源消耗,在码块处理上也具有很大灵活性。设计了硬件结构的VerilogHDL模型,进行了仿真和逻辑综合,并用FPGA进行了验证。仿真和综合结果表明,设计的硬件结构是正确的,最高频率可达82MHz,满足设计要求。

一种用于JPEG2000的高效位平面编码电路

研究了JPEG2000编码芯片的核心模块——位平面编码电路.通过分析EBCOT编码原理、现有算法及硬件实现中存在的问题,提出了一种基于双上文窗口并行的EBCOT系数位建模方法的新型位平面编码电路架构,可以实时生成编码时所需的状态信息,在提高整体编码速度的同时节省存储资源.仿真结果表明,对于一个512×512的YUV图像,采用码块大小为64×64的方式编码,1个时钟周期可以处理4个样本,并且减少约16kbit的存储器需求.

CCSDS中位平面编码的FPGA优化实现

CCSDS图像压缩算法是空间数据系统咨询委员会针对深空探测图像制定的图像压缩标准。该算法的码率可控、复杂度较低,而且算法结构适合于硬件实现,支持对空间数据的高速实时处理。给出了基于可编程逻辑电路硬件的位平面编码算法的设计与实现方法,并通过分析直流、交流系数编码过程中各模块内部和模块间的关系,设计了流水线,使系统处理速度提高了约4倍。

JPEG2000中位平面编码的存储优化方案设计和实现

JPEG2000的位平面编码运算开销很大,是编码器提高速度的瓶颈。为了使JPEG2000能用于实时图像处理,本文设计了存储优化的硬件实现方案,设计以verilog语言描述,通过了功能仿真和逻辑综合,最终实现的IP核能在0.1s完成512×512的灰度图像的编码。

基于子带四叉树合并的图像位平面编码

利用图像经过小波变换后系数的分布特点,能够有效地进行图像编码。为了充分利用小波系数的带内相关性和带间相关性,提出了一种有效的位平面编码算法。该算法将各个子带四叉树合并成一棵扫描树,然后再根据扫描树提供的扫描信息进行位平面编码。该算法能够有效地对纹理丰富的图像区域进行编码,比EZW和SPIHT算法具有更好的编码效果。除此之外,该算法还具有实现简单、执行速度快和消耗存储空间资源少等特点,降低了硬件实现的难度,具有很强的实用性。

一种快速的分数位平面编码方法及其电路结构

JPEG2000是新一代图像压缩国际标准.它在位平面编码技术的基础上,进一步采用了分数位平面编码技术.分数位平面编码使编码输出的码流具有更高的渐进性和抗干扰性,但是,它使编码的运算量大幅度增加.为实现快速编码,该文提出一种位平面、过程双重并行编码方法,可以大幅度提高编码速度.另外,为降低大数量并行编码消耗的电路资源量,文中提出一种局部模块并行电路结构.实验结果显示,该文方法的编码速度约为每时钟编码一个系数,比已有技术提高约15倍.在FPGA电路平台上,只需要约4·2K的逻辑单元,因此它是一种可以通过低成本集成电路实现的快速分数位平面编码技术.

JPEG2000中位平面编码的VLSI结构设计

位平面编码用于对量化的离散小波变换的码块数据进行编码.通过对位平面编码算法的分析和C语言验证,给出了位平面编码的四种基本编码操作和三个编码通道具体的VLSI结构实现.对位平面编码器的VLSI结构进行了仿真和综合,在图像验证系统上用逻辑分析仪实际测量的结果与仿真结果一致.该位平面编码器可在50MHz的主频下,完成32×32码块数据的编码.所设计的位平面编码器已经作为单独的IP核应用于目前正在开发的JPEG2000图像编码芯片中.

基于位平面编码的超光谱图像压缩方法

针对超光谱图像的特点和硬件实现的实际需要,提出了一种基于小波变换的前向预测帧间去相关超光谱图像压缩算法。通过图像匹配和帧间去相关,消除超光谱图像帧间的冗余,对残差图像的压缩采用基于小波变换的快速位平面结合自适应算术编码的压缩算法,按照率失真准则控制输出码流,实现了对超光谱图像的高保真压缩。通过实验证明了该方案的有效性, 基于小波变换的快速位平面结合自适应算术编码的压缩算法速度优于SPIHT,而且易于硬件实现。

基于叉形编码路径的JPEG2000位平面编码器VLSI结构的设计与验证

研究了JPEG2000中位平面编码算法，提出了适用于显著性传播过程和清除过程的叉形编码路径，使得完成一个4×n条带编码的路径长度缩减为标准的（n＋1）／（2n）。基于该编码路径，设计了两窗口流水线硬件编码结构，该结构通过两个编码窗口流水线滑动在平均每个时钟内完成16个样本点的位平面编码，关键模块采用组合电路实现，避免了时钟消耗和复杂控制，可在位平面间并行进行。给出了系统的整体VLSI架构。FPGA验证结果表明，系统时钟可综合到203．083MHz，处理512×512的灰度图像达276fps，可满足图像实时处理的要求。

DWT和位平面编码器的接口存储控制设计

在JPEG2000专用集成电路设计中,DWT和Tier1编码之间的接口存储器设计直接影响DWT变换的系数存储和LL子带数据的再读取,及为给Tier1的位平面编码器提供码块数据。本文使用了二块片内DPRAM实现上述存储,提出了一种简单而高效的读写策略,并实现了该方法的FPGA仿真,性能分析表明DWT和位平面编码器并行性接近90%。

基于FPGA的CCSDS位平面编码设计与实现

针对已有位平面编码实现扫描效率低、复杂度高等缺点,提出了一种CCSDS图像压缩位平面编码技术的FPGA实现方法。将CCSDS图像压缩算法位平面编码分为预处理、扫描、熵编码等几个关键模块,采用流水结构对系统进行设计。最后,用Modelsim进行仿真测试,经检验,输出的编码结果正确。实验表明,提出的实现方案编码效率高,复杂度低,有一定的实用价值。

基于FPGA的CCSDS位平面编码设计与实现

针对已有位平面编码实现存在扫描效率低、复杂度高等缺点,提出了一种基于CCSDS图像压缩算法位平面编码技术的FPGA实现方法。将CCSDS图像压缩算法位平面编码分为预处理、扫描、熵编码等几个关键模块,采用流水结构对系统进行设计。最后,用Modelsim进行仿真测试,经检验,输出的编码结果正确。实验表明,提出的实现方案编码效率高,复杂度低,有一定的实用价值。

JPEG2000分数位平面编码器的FPGA电路实现

分数位平面编码是JPEG2000图像压缩国际标准中的核心技术之一,是影响JPEG2000编码速度的最关键部分。基于位平面、过程双重并行(BPDP)的编码方法和局部模块并行结构,利用FPGA电路设计了JPEG2000分数位平面编码器。电路仅需要约5100个逻辑单元,当工作在54MHz时,每秒可以编码30幅尺寸约为1500×1200的图像。

基于图像分区和位平面编码的医学超声图像压缩算法

目的研究一种适合医学超声图像特点的图像压缩算法。方法采用掩码图将每帧图像划分为扇形区、变化字符区和背景区。对扇形区图像采用小波变换结合位平面算术编码的压缩算法;对变化字符区图像采用二值量化结合位平面算术编码的压缩算法;对背景图像采用在编/解码端存储的办法。结果没有采用图像分区技术的算法相比,本文算法的压缩比高、重建图像的质量好、算法的执行速度快。结论本文算法大大优于不采用图像分区技术的压缩算法,适合超声图像的压缩。

CCSDS-IDC位平面编码的优化实现

CCSDS-122.0-B-1星载图像压缩标准所提供的压缩算法具有良好的压缩性能和较低实现复杂度.但是,在硬件实现该标准时数据速率和存储资源之间存在制约关系,为了既能达到较高的数据速率又能减少硬件资源,本文提出了组内串行,组间并行的扫描方式,并仿真实现了改进后的软件系统.实验结果表明,该扫描方式可以有效的降低硬件资源.

单一滑动窗口下的字级位平面编码研究与实现

位平面编码(BPC)是JPEG2000编码器中EBCOT的重要组成部分。为了解决BPC实现的低效问题,提出了一种改进的并行硬件结构来实现字级位平面编码算法。对编码通道预测和上下文形成的流水线并行处理技术进行了研究,实现了在一个时钟周期内对一个条带列的所有位样本并行编码。当样本系数被顺次编码时,包含在每个位平面中的三个通道编码在一次扫描中完成。该系统结构已经通过ModelSim实现和TSMC综合。结果表明,该结构可以有效减少硬件成本,并提供高速的数据处理能力,适合实时图像和视频的应用。

低码率下CBC算法中位平面编码的新方法

CBC是AV3音频编码中的核心算法,它以编码带为单位,采用位平面编码方法对量化后的频谱系数进行Huffman熵编码,但在码率比较低的情况下,CBC可能因可用比特数不够而无法对那些低比特层的信息进行编码,从而造成那些量化值比较小的频谱系数中重要性最大的位信息没有被编码.为此,论文提出了一种比特平移的方法,将量化系数中重要性最大的位平移到最高比特层,再对平移后的量化系数进行编码.数值分析结果表明:在码率相当的情况下,经比特平移后解码出来的音频信号产生的相对误差比未经移位操作解码出来的音频信号产生的相对误差平均减小了6.28 dB.