级联叠式变换的低内存实现

本文提出了级联叠式变换(Hierarchical Lapped Transform,HLT)的一种低内存的实现算法。该算法的正、逆变换均具有低内存需求且该内存需求仅与所采用的HLT相关,而与待处理的信号长度无关。该算法产生的子带系数与HLT的全局变换方法产生的子带系数完全相同。实验表明,本文提出的HLT实现算法具有内存消耗低、扩展性良好的优点。

适于PCT编码的低内存通用树状多带滤波器组实现

基于常用的多带滤波器组的紧支撑性及FIFO(First-in First-out)缓存技术提出了一种具有低内存需求的通用树状多带滤波器组(Tree-structured Filter Bank,TSFB)的实现方法SBFB。该方法具有两大特点:(1)生成与全局变换法相同的子带系数,但是内存需求大大减小且仅与图像宽度及采用的TSFB相关;(2)在FIFO缓存中直接生成父子树(Parent-children Tree,PCT)。基于PCT的编码器可直接对位于缓存中的PCT进行编码,而无须在SBFB与编码器之间引入中间缓存。通过分析TSFB的各分解层中的数据流,给出了样本点与子带系数之间的时序关系,并且使用该关系从数学上严格证明了SBFB的正确性。

适于PCT编码的低内存离散小波变换

基于常用的双正交对称DWT滤波器组的紧支撑性给出了一种适于基于PCT(Parent-Children Tree)的图像编码的低内存DWT实现方法—Stripe-Based DWT(SBWT).该方法生成与全局DWT相同的子带系数,且内存需求仅依赖于图像宽度、DWT滤波器组及分解层数.SBWT直接生成PCT,基于PCT的图像编码器与SBWT之间无需中间缓存.当采用CDF 9/7小波及5层分解时,相对于LBWT及Memory-constrained WT,SBWT的系统时延减小了31行,内存需求分别减小了18.4%与17.9%.