一种基于自级联结构的低功耗植入式神经元放大器（英文）

提出了一种基于自级联运算跨导放大器的低功耗低噪声的神经元放大器,其可用于植入式有源射频识别传感器。植入式传感器主要的难点是通过无线的方式为生物组织内功率器件或其他替代源供电的能力,介绍了一种能够由射频供电的超低功率的神经元放大器,为了减少功耗,放大器供电电压设置为0.6 V,是目前有记录的相对较低供电电压。通过测试,带通放大器的增益为25.7 dB,3 dB带宽为625 Hz^9.25 kHz,测量输入参考噪声为13.7μVrms,总功耗为1.68μW。此放大器由0.18μm CMOS工艺实现,通过低电压设计,得到一个功耗与射频功耗相匹配的植入式传感器。

28nm工艺低压差线性稳压器（LDO）设计

随着便携式电子产品的快速发展,高性能电源管理电路越来越重要。LDO电路与其他类型的电源电路相比,结构简单、功耗低、噪声低,更适合小型电子产品。经过深入研究,设计了一款基于28nm工艺的低压差线性稳压器,并通过仿真得到了电路性能参数,然后通过电路级的优化以提高某些性能指标。最终得到的LDO电路能够稳定输出0.9V的电压,并且在温度系数,低功耗和低噪声等方面表现良好。

用于高能物理实验电子读出芯片的低噪声锁相环芯片设计

基于TSMC 180 nm工艺设计并流片测试了一款用于高能物理实验的电子读出系统的低噪声、低功耗锁相环芯片。该芯片主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器等子模块组成,在锁相环电荷泵模块中,使用共源共栅电流镜结构精准镜像电流以减小电流失配和用运放钳位电压进一步减小相位噪声。测试结果表明,该锁相环芯片在1.8 V电源电压、输入50 MHz参考时钟条件下,可稳定输出200 MHz的差分时钟信号,时钟均方根抖动为2.26 ps(0.45 mUI),相位噪声在1 MHz频偏处为-105.83 dBc/Hz。芯片整体功耗实测为23.4 mW,锁相环核心功耗为2.02 mW。