LPDDR2在LTE终端的PCB叠层结构设计

研究了长期演进(LTE)终端的印刷电路板(PCB)叠层设计过程及工程上常用的材料规格,并讨论了叠层结构对阻抗、信号回路的影响。分析了在设计带有低功耗双倍数据速率(LPDDR2)芯片的LTE终端电路板时如何根据阻抗的需要设计叠层结构,并结合实际工艺制作的情况,重点提出在设计叠层结构时应注意参数改变问题,分析了参数改变的原因及解决方法。

ADSP TS201链路口通信的FPGA实现

AD公司的TS201 DSP系列可通过其特有的链路口实现高速通信,为使不具备此接口的设备也能与TS201进行链路通讯,采用FPGA实现数据在链路口与其他并行接口之间的传输,即128位并行模式和4位通信模式之间的转换。设计选用Xilinx公司的Virtex4系列的FPGA,它具有低功耗差分(LVDS)模式,双倍数据速率(DDR)寄存器以及嵌入式先进先出(FIFO)存储器等功能,更适合于此设计。在ISE和Modelsim等辅助工具的帮助下,使用VHDL语言编程,分析和优化整个设计,最终完成设计。可实现接收链路时钟频率为500 MHz,发送链路时钟频率为400 MHz。