采用新兴隧穿器件的低功耗微控制器设计与实现

基于隧穿场效应晶体管(TFET)器件的低功耗微控制器设计将器件、电路和系统结合,利用具有超低亚阈值摆幅特性的器件使得电路在非工作情况下达到极低泄露功耗,避免了金属氧化物半导体场效应晶体管(MOSFET)器件亚阈值摆幅理论极限带来的功耗瓶颈,解决了目前对电池供电设备中微控制器的低功耗需求问题。TFET器件与传统MOSFET器件在工作机理上差异较大,主要体现在关断后具有更低的泄露电流,可以在更低的电压下工作,适用于长休眠电池供电低功耗需求下的物联网应用场景设计。该文调研了近年来TFET器件在低功耗电路设计方面的研究,介绍了传统微控制器的结构以及功耗来源,同时阐述了TFET器件的工作原理、特性以及设计挑战,在数字电路、模拟电路以及系统设计各领域考察了TFET器件的研究发展进程,并对各设计方案进行了优劣势分析,结合文献调研分析了TFET器件在低功耗微控制器设计领域的未来展望。

Broadcom 10Gbit/s物理层器件创业界最低功耗

10月6日，Broadcom（博通）公司宣布推出业界第一款65nm的10Gbit／s物理层器件系列，它们支持从9．953Gbit／s至11．35Gbit／s的数据传输率。这些新一代的物理层器件兼具业界最低的功耗及、业界领先的长距离低抖动性能，是高度集成且遵从多来源协定（MSA）的器件，它们支持包括OC-192 SONET／SDH、万兆以太网、10Gbit／s光纤通道和光传输网络（0TN）在内的多速率应用。

国产二维半导体材料低功耗器件架构方面取得进展!

近日,北京科技大学张铮教授团队和张跃院士团队在二维半导体材料低功耗器件架构方面取得进展。研究成果以“自偏置二硫化钼晶体管基同质结负载型反相器用于亚皮瓦级计算”为题,于2024年1月8日发表在《自然·电子》上。

可编程逻辑器件低功耗技术

为降低可编程逻辑器件设计中的功耗问题,必须从系统的微结构入手,采用低功耗方案降低系统的功耗。首先介绍功耗产生的原因,并通过门控技术、器件选择、寄存器传输级的优化转换和门级低功耗优化技术4个方面,阐述了如何在逻辑层面上进行低功耗设计的基本思想和主要技术。

MAXQ1103：低功耗32位RISC器件

MAXQ1103微控制器是一款低功耗32位RISC器件，具有高性能、单指令周期、先进的防篡改检测技术和硬件加密。先进的安全特性完全符合ITSECE3高级、FIPS140-23级以及公共标准等最严格的安全认证要求。MA×Q1103非常适合要求严格的安全接入控制、安全数据存储、数字签名或授权认证的电子商务、银行及数据安全系统。

低功耗和小型化半导体器件掘金可穿戴设备市场

毫无疑问，前景可期的可穿戴设备将会为上游的半导体器件供应商带来巨大的市场，而可穿戴设备的小型化、低功耗和高性能的特征，给处于产业链上游的半导体供应商的技术进步提出了更高的要求。 从构成可穿戴设备的电子控制硬件来看，大体可以分为处理器、传感器、存储、无线技术、电源管理、信号链、显示器件等重要组成部分，其中处理器、无线技术、电源/信号管理和显示器件是其中四个重要部件，而这四个部件的技术进步如今已经成为支撑可穿戴设备提升用户体验的基础。 那么，可穿戴设备对上游的电子元器件都提出了哪些更加严格的要求？。

基于低功耗增强型In_(0.25)Ga_(0.75)As沟道MOSFET器件

为了实现低功耗的应用,设计了一种增强型InGaAs沟道MOSFET器件,通过改变InGaAs沟道中的In组分和器件掺杂层中的P型掺杂浓度,对器件的Ⅰ-Ⅴ特性进行了模拟仿真和分析。实验结果表明:8μm栅长的增强型InGaAs沟道MOSFET器件的关态电流小于1×10^(-8) mA/mm,器件的开关比达到9个量级,说明了降低InGaAs沟道的In组分和提高InAlAs掺杂层中的P型掺杂浓度能够降低器件的关态电流,增大器件电流开关比,从而实现了低功耗的器件性能。

超低功耗高性能集成路器件与工艺基础研究立项报告

该研究将针对集成电路特征尺寸发展至16 nm及以下技术节点后所面临的关键科学问题,以在16 nm及以下技术节点集成电路技术拥有自主知识产权的若干关键核心技术和解决方案为目标,围绕纳米尺度下集成电路进一步发展所面临的核心矛盾;从材料体系、集成工艺、新结构逻辑器件、新型存储器件与互连技术等基础层面进行系统深入的研究;将新材料体系、新的器件结构、存储单元、互连技术以及集成工艺技术基础等方面的研究工作有机结合,多层次、综合性地解决16 nm及以下技术节点集成电路器件和工艺所面临的关键科学问题。使我国在新一代集成电路技术领域拥有自主知识产权的若干关键核心技术,推动我国硅基集成电路产业的可持续发展,为国家重大科技专项开展16 nm特征尺寸集成电路产业化技术奠定理论和技术基础,同时为我国纳米尺度硅基集成电路科学技术和产业培养一批高水平人才。

低功耗铁氧体磁芯及新型节能磁性器件

上世纪90年代中期，中国在磁性材料与元器件方面已成为世界产值第一的国家，但一直都面临着芯材与元器件的低损耗、双性低温共烧片式化器件、宽频带、高传输速率和电磁环境污染等国际性难题。随着电源模块向平面集成化发展，平面磁芯技术显得极为重要，既要保持具有PC44—47的技术参数，又要平面甚至薄膜化成为这一时期技术突破的难点，对网络器件需要的MnZn高磁导率及隔离变压器则要求抗直流偏置、宽温、宽频带。

一种应用于8B/10B编码串并转换电路的低功耗LVDS接收器设计(英文)

低电压差分信号(LVDS)是串并转换电路(SerDes)的一种主流接口技术。本文设计并实现了一种适合于8B/10B编码串并转换电路的LVDS接收器(Receiver)。本设计的指标完全兼容IEEEStd1593.3-1996标准。它支持最大0.05V至2.35V的共模电平输入范围,最小100mV的差模输入,能够在至少40英寸FR4带状线上达到1.6Gb/s的接收速率,平均功耗3mW。电路设计基于0.18μm1.8V/3.3V CMOS工艺,同时采用了3.3V器件和1.8V器件。

一种应用于低功耗电路设计的NCFET器件设计导向

为了能够持续缩小MOSFET的工作电压,增加集成电路设计的灵活性,我们提出了一种铁电-金属-绝缘层-半导体-绝缘层(FMISI)结构的负电容独立栅FinFET(NC-IMG-FinFET)。给出了NC-IMG-FinFET器件及其反相器的分析模型,用于分析器件的性能参数(阈值电压,亚阈值摆幅,导通电流和漏电流)及简单电路的性能指标(延时,功耗和功耗延时积)。结合独立栅的BSIM模型和铁电的Landau-Khalatnikov模型,构造出用于仿真验证的NC-IMG-FinFET的SPICE模型。基于对器件和电路的仿真,优化了铁电参数。仿真结果与理论分析结果一致,表明了NC-IMG-FinFET相比于基准器件更加卓越的性能:NC-IMG-FinFET在更低的工作电压下实现了更小的漏电流,更大的开关电流比,同时亚阈值摆幅突破了60mV/dec的限制;NC-IMG-FinFET电路的功耗和功耗延时积也得到了很大的改进。

CATV HFC数字网络建设中低功耗器件选择——GaAs模块简介

CATV HFC数字网络建设对传统的非线性指标和数字失真指标提出了更高的要求,同时,新的网络改造和建设要求系统具有更低功耗和更高可靠性。叙述了GaAs模块的基本功能。

利用SmartFusion2 FPGA器件实现低功耗设计

SmartFusion2SoCFPGA是集成有ARMCOrtexM3处理器的低功耗SoCFPGA，按低功托的特性帮助工程师大大降低于设计系统的能牦，特别是，在一些低占空比应用中能够将运行功率降低数个数量级，达主要得益于其Flash＊Freeze实时低功率特性。Smart Fusion2 FPGA的低功牦特性使得它适用于工业，医疗，军事。

第五代CEVA图像及视觉技术助力低功耗嵌入式器件实现强大深度学习

CEVA宣布推出一款基于DSP的全新产品，为低功耗嵌入式系统带来深度学习和人工智能（AI）能力。这款全面的可扩展集成硬件和软件IP平台的核心是全新图像和视觉DSPCEVA—XM6，使得开发人员能够高效地利用神经网络和机器视觉能力，用于智能手机、无人驾驶车辆、监控、机器人、无人机和其它带有相机功能的智能器件。

Cadence携手ARM为多核与低功耗器件提供参考方法学

美国加州圣荷塞及英国剑桥2007年12月5日——Cadence设计系统公司（NASDAQ GS：CDNS）与ARM（LSE：ARM.L）（NASDAQ GS：ARMHY）日前宣布推出两种由它们联合开发的新的实现参考方法学,一种用于ARM11（TM） MPCore（TM）多核处理器,另一种用于ARM1176JZF-S （TM）处理器的低功耗实现,

低功耗高精度模拟电压参考器件CAT8900

安森美半导体日前推出CAT8900高精度电压参考集成电路（IC）系列。该系列结合极高的初始精度、低电源电流消耗及稳定的温度系数，使测试设备及电池供电的便携数据采集系统提供高精度的性能。

TI多核软件开发套件扩展至低功耗DSP＋ARM器件

德州仪器（TI）推出基于低功耗OMAP—L138及OMAP—LI32DSP＋ARM9处理器的多核软件开发套件（MCSDK），帮助开发人员缩短开发时间，实现针对TITMS320C6000高性能数字信号处理器（DSP）的扩展。为工业、通信、电信以及医疗市场开发各种应用的客户现在无需转移其他软件平台，便可升级至高性能器件。

三菱电机小型化、低功耗光器件 助力“宽带中国”发展

随着互联网用户的持续增多,社交网络、云计算、视频网络等的快速发展,用户对带宽的要求越来越高。光器件小型化、低功耗已成必然趋势在持续扩大的光通信市场中,手机基站和光纤到户是最受关注的领域,而市场对光器件小型化、低功耗的呼声越来越高。为了顺应市场要求,三菱电机开发出新的40公里10Gbit/s EML芯片,以及改善TEC制冷器的性能来降低器件功耗;封装形式也从BOX型封装改为同轴TOSA外形封装，减少了尺寸。

低成本的小尺寸低功耗FPGA器件

IGLOO和ProASIC3 FPGA的nano版本功耗降低至2μW，封装尺寸缩减至3mm×3mm，并且扩大其商用温度范围至零度以下，同时提供已封装产品的零交付交货时间。