DC/DC开关电源对低压差分信号线干扰模型研究

针对某一高密度印制电路板中,在板DC/DC Buck开关电源经电源分配网络对邻近低压差分信号线造成干扰的现象进行建模分析和量化研究,以指导和改善印制电路板的布局和布线设计。在实测和分析该现象干扰源特征、干扰耦合机理的基础上,建立起同步Buck变换器干扰源的电路预测模型,并基于有限时域积分方法提取出12V电源分配网络与低压差分信号线间的干扰耦合通道的PEEC高频电路模型。利用上述两模型,实现了低压差分信号线所受尖峰干扰的准确预测。基于上述耦合通道模型,仿真研究了电源分配网络与低压差分信号线间距离、平行长度等因素对耦合强弱的影响,并提出若干改善设计措施。