低压低功耗模拟集成电路设计技术及展望

随着集成电路设计技术及其应用发展,我国在低压、低功耗模拟集成电路的设计和应用方面取得了较好的成绩。但是,由于多种因素的限制,现阶段我国低压低功耗模拟集成电路设计与国际先进水平相比仍存在较大差距。基于此,本文对低压低功率模拟集成电路设计特点展开分析,并对低压低功耗模拟集成电路设计的未来发展进行简要描述,以期可以更好地应用于我国各行各业中。目前,我国CMOS工艺水平不断提高,随着芯片应用频率的逐渐提高,低压低功耗集成电路设计的选择成为当前关注的焦点,尤其是CMOS技术的应用效果更为重要。

低压低功耗集成电路引线钎缝超声波检测方法研究

为了提高集成电路引线钎缝检测的精准度,提出了一种低压低功耗集成电路引线钎缝超声波检测方法。在低压低功耗状态下,采集集成电路引线钎缝图像,通过非下采样Contourlet变换(NSCT)对含有噪声的钎缝图像分解,利用高斯比例混合(GSM)模型构建图像模型。引入贝叶斯估计对图像去噪得到重构后初次去噪图像,根据自适应全变差模型对初次去噪图像重构,完成钎缝图像去噪处理。分析集成电路引线组成结构,通过投影距离计算方法定位钎缝位置,根据定位结果采用超声波技术检测集成电路引线是否存在钎缝。试验测试结果表明:所提方法可获取高精度的引线钎焊缝检测结果。

低压低功耗CMOS电流反馈运算放大器的设计

通过在输出级采用电阻反馈,以增强负载驱动能力,采用隔离补偿电容,以消除低频零点等方式,设计了一种性能较高的CMOS电流反馈运算放大器。在1.5 V电源电压下,当偏置电流为1μA,负载电容为80 pF时,采用BSM3 0.5μm CMOS工艺进行HSPICE仿真。结果表明,该电路结构达到了76 dB的开环增益、312 MHz单位增益带宽、62°相位裕度,139 dB共模抑制比,功耗仅为0.73 mW。

低压低功耗模拟集成电路设计技术及展望

低压、低功耗模拟集成电路设计受到多种因素的制约。围绕这些制约因素,回顾了国内外在模拟集成电路低压、低功耗设计领域的方法和技术的发展现状,主要涉及:轨对轨设计技术、亚阈值工作区技术、阈值电压降低技术、组合晶体管技术、横向BJT技术、SOI技术等。分析并比较了各种设计方法的优劣;并对模拟电路低压低功耗设计技术的发展趋势进行了展望。

低压低功耗CMOS微电容式传感器数字型接口电路研究

针对便携、无线设备的低电压、低功耗需求,基于TSMC 0.18μm CMOS工艺设计提出一种面向CMOS微电容式传感器的接口转换电路。将敏感电容、参考电容与接口电路集成于同一芯片,可以将对湿度敏感的电容变化量线性转换为方波脉冲信号的宽度,并直接输出数字信号。实验仿真结果显示在1.5V电源供压下电路消耗的功耗仅为1.95mW,转换分辨率达到4.38μs/pF,与同类接口电路相比具有线性度好、有效减少电容间失配和对温度与工艺角变化不敏感等优点。

低压低功耗CMOS电流运算放大器的设计

设计了一种新型CMOS电流反馈运算放大器结构,通过在输出端采用电阻反馈,增强负载能力,利用MOS管实现串联电阻以消除补偿电容带来的低频零点。使用0.5μm CMOS工艺参数,PSPICE模拟结果获得了与增益关系不大的带宽。电路参数为:80.7 dB的开环增益,266 MHz的单位增益带宽,62°的相位裕度,149 dB共模抑制比以及在1.2 V电源电压仅产生0.82 mW的功耗。

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。

一种低压低功耗CMOS折叠-共源共栅运算放大器的设计

设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC 0.18μmCMOS工艺,基于BSIM3V3 Spice模型,用HSpice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-Δ模/数转换电路的设计中。

一种新型低压低功耗伪差分环形压控振荡器设计

基于交叉耦合技术提出了一种新型低压低功耗伪差分环形压控振荡器(VCO).电路整体包括新型伪差分环形压控振荡器、输出整形缓冲(buffer)电路两个部分.在VCO电路中采用了尾电流源控制的反相器为基本延时单元,实现了一种新型低压低功耗伪差分环形振荡器设计,并采用线性化技术改善调节线性度.利用输出buffer对VCO输出波形进行整形,消除了这种结构下输出摆幅受到尾电流源影响而不能达到轨到轨摆幅的限制.基于0.13μm标准CMOS工艺,利用cadence spectre进行仿真验证,前仿真结果表明在电源电压为1.2V时,该VCO相位噪声为-100.58dBc/Hz@1 MHz,功耗为0.92mW,在0.45~1V的电压范围内,频率调谐范围宽达0.303~1.63GHz,具有非常好的调节线性度,在电源电压为1V时仍然能正常工作.

低压低功耗CMOS带隙电压基准及启动电路设计

介绍了一种低压电流模带隙电压基准电路,并提出了一种新颖的启动电路结构.电路采用预先设置电路工作点和反馈控制相结合的方法有效地克服了第三简并点的问题,从而保证电路能够正常工作.文中给出详细的分析和电路实现,并给出了一种电路简并点和启动裕度分析的SPICE仿真方法.电路采用0.25μmCMOS工艺设计并流片.最后对电路的测试结果进行了比较和分析.

一种低压低功耗CMOS运算放大器的设计

采用0.6μm CMOS工艺设计了一种低压低功耗的运算放大器。该放大器利用工作在亚阈值区的CMOS基准源,在此基础上运用了PMOS差分输入级,以及CMOS推挽输出级结构。电源工作电压1.8 V^5.5 V,静态工作电流仅为μA级,并具有80 dB的开环增益、高电源电压抑制比和高共模抑制比等特点。

一种低压低功耗恒跨导轨到轨运算放大器设计

提出了一种恒跨导轨到轨运算放大器,输入级电路采用三倍电流镜结构,补偿输入差分对管的静态电流,降低输入级跨导变化率;中间级电路采用两个三层MOS管共源共栅结构代替传统轨到轨运算放大器中的四层MOS管套筒式共源共栅结构,实现四端输入转为双端输出,并降低电源电压;输出级电路采用交差耦合输出结构,实现轨到轨输出,同时完成双端输入转单端输出,设计一种恒跨导轨到轨运算放大器。基于TSMC 0.18μm工艺完成电路与版图设计,使用Spectre完成仿真。结果表明,在电源电压为1 V,输入电压从0 V变化到1 V时,该放大器可实现0~1 V的轨到轨输出,静态功耗仅为44μW,输入级跨导变化率为5.5%,实现了低电源电压、低功耗和恒跨导的性能指标。

一种低压低功耗CMOS折叠—共源共栅运算放大器的设计

本文设计了一种低压低功耗CMOS折叠-共源共栅运算放大器。该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗。采用TSMC0.18μmCMOS工艺,基于BSIM3V3Spice模型,用Hspice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用。目前,该放大器已应用于14位∑-△模/数转换电路的设计中。

低压低功耗CMOS电流反馈运算放大器的设计

电源电压的下降对模拟电路的设计是一个难题。如今模拟电路的典型电源电压大约是2．5～3V，但是发展的趋势表明电源电压将是1.5V，甚至更低。在这种情况下，国内外研究人员致力于设计适用于标准CMOS工艺的低压电路蛄构。主要在文献[1]基础上设计了一种新型的CMOS电流反馈运算放大器（CFOA），使用了0．5μmCMOS工艺参数（阈值电压为0．7V），模拟结果获得了与增益关系不大的带宽。在1.5V电源电压下产生了约6．2mW的功耗。

基于0.5μm CMOS工艺的低压低功耗电流放大器

采用BSM30.5μm CMOS工艺,通过引入电流模式的缓冲级输入输出结构而设计了一种性能较高的CMOS电流反馈运算放大器.在1.5V的电源电压下,当偏置电流为1μA,负载电容为20pF时,对整个电路进行HSPICE仿真.结果表明,该电路结构达到了87dB的开环增益,23.8MHz的单位增益带宽,48°的相位裕度,139dB的共模抑制比,功耗仅为2.09mW.

低压低功耗集成电路: SOI技术的新机遇

就热载流子效应、软失效、体效应及寄生电容等问题将薄膜全耗尽ＣＭＯＳ／ＳＯＩ器件与体硅ＣＭＯＳ器件进行比较。并阐述薄膜全耗尽ＣＭＯＳ／ＳＯＩ技术是低压低功耗集成电路的理想技术。

一种用于射频标签的新型低压低功耗ASK解调器

设计了一种应用于无源RFID(射频识别)标签的ASK解调器。该解调器采用边沿检测技术,能够恢复调制深度很浅的ASK信号。电路结构简单,易于调节,可适用于不同的协议,并且具有低电压低功耗的特点。电路采用0.18μm CMOS工艺设计。仿真结果表明,该解调器可以工作在1 V电源电压下,静态功耗为0.5μW,可正确解调出的包络信号其高低电平之差最小为70mV;当包络信号的高低电平转换时间小于0.1μs时,电路可检测出的最小信号脉宽为2.5μs。

一种用于标签芯片的低压低功耗参考电源设计

射频识别(Radio Frequence Identification,RFID)无源电子标签芯片需要一种能低压,低功耗,面积小,电源抑制比较高的参考电源。常规带隙参考电路不能满足要求。论文引入一种利用MOS管电子迁移率与阈值互补特性的参考源电路,并引入低压套筒式共源共栅电流源电路,使得论文所提出的电压参考源电路具有低压低功耗,小面积及高电源抑制比的特性。仿真及流片结果均表明所设计电路满足RFID无源标签芯片的要求。

一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器

通过比较两种常用的运算放大器结构,提出了一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器结构,并在Chartered公司的0.35μm互补型金属氧化物半导体工艺下完成了该放大器的设计.仿真结果表明,放大器的直流增益为77 dB,单位增益带宽为36 MHz,相位裕度为48,°可满足低频高分辨率Sigma-Delta调制器的设计要求.

新型低压低功耗LVDS高速驱动电路设计

本文提出了一种可工作在1.8V电压下的新型低压低功耗LVDS高速驱动模型及其电路设计,通过预加重、合并开关电流源并使其工作在亚阈值区域,该LVDS驱动电路的传输速率可达1.5Gb/s,其功耗为9.78mW,这使得该电路能满足日益增长的低压低功耗应用需求。