单密勒电容补偿的三级误差运放电路

提出了一种新的单密勒电容补偿的低压三级误差运放结构和一种新的零极点补偿方法(DPZC),其利用两个前馈通路产生两个左半平面的零点去补偿运放主通路中的主极点及两个非主极点.运放传输函数的极点位置由运放主通路的参数决定,零点的位置由两个前馈通路的参数决定,因此改变运放零点的位置并不影响极点的位置,从而可以非常方便地控制补偿因子来获得所需的性能.仿真结果表明:本文提出的结构及补偿方法打破了传统的电路结构及补偿方法对运放带宽的限制,运放不仅具有非常大的带宽而且具有非常好的相位裕度.当负载为100pF//25kΩ,补偿电容为2pF及补偿因子为4时,该运放具有100dB的电压增益、25MHz的带宽、90°的相位裕度和0.625mW的功耗.

单电容米勒补偿三级运放设计

为了满足低压电路的工作要求,我们设计了一种新型的三级运放。该运放采用单电容米勒补偿与交叉多径嵌套补偿结合的方法,利用前馈通路在左半平面形成的零点来补偿其在主通路中的极点。通过使用TSMC 0.18μm工艺仿真。仿真结果表明:该运放能够获得113 dB的增益,有着87°的相位裕度,在1.8 V电源电压和120 pF负债的情况下,整体功耗只有0.534 mW。由此可见,这种新型的补偿方式能够有效地对运放进行补偿,并且使运放获得较高的增益以及较大相位裕度。

一种适用于LDO的三级误差放大器的设计

为了促进LDO在低电源电压环境中的应用，提高其稳定性，在此采用SMIC0．35um，N阱CMOS工艺，设计并实现了适用于LDO内部误差放大器的一种单密勒电容频率补偿的三级CMOS运算放大器。仿真结果表明该运算放大器的工作电压范围宽（2．5～6．5V），静态电流小，开环电压增益为112．16dB，相位裕度为89．03°，增益带宽积为6．04MHz，共模抑制比为89．3dB，电源抑制比为104．8dB。

一种0.6V CMOS基准电压源的设计

基于低压技术,利用亚阈值区MOS管代替寄生BJT管,设计了一种工作在低电源电压下的基准电压源,并对基准电压进行了温度补偿。采用TSMC 0.18μm CMOS工艺对电路进行了设计和仿真。仿真结果显示:电路正常工作的最低电源电压为0.6V,当电源在0.6~2.0V范围内变化,基准输出电压仅变化了1.75mV;在0.6V电源电压下,-20℃~125℃温度范围内,温度系数为2.8×10^(-5)/℃,电源抑制比为52.47dB@10kHz,整个电路的功耗仅为12μW。

A 1V,156.7μW,65.9dB Rail-to-Rail Operational Amplifier by Means of Negative Resistance Load and Replica-Amplifier Gain Enhancement

A low-voltage, low-power, and high-gain rail-to-rail operational amplifier （OpAmp） is presented. The replica-amplifier gain enhancement technique is applied to improve the DC gain of the amplifier, which does not degrade the output swing and is very suitable for low-voltage applications. In a 0. 18/μm standard CMOS process,a 1V OpAmp with rail-to-rail output is designed. For a load capacitance of 5 pF,simulation by HSPICE shows that this OpAmp achieves an effective open-loop DC gain of 65. 9dB,gain bandwidth of 70.28 MHz,and phase margin of 50 with a quiescent power dissipation of 156.7μW.