一个2.4 GHz集成的SP3T射频开关和低噪声放大器

基于90 nm SOI CMOS工艺实现的应用于无线局域网的2.4 GHz集成的单刀三掷(SP3T)射频开关和低噪声放大器.射频开关采用了一种低功耗的等效负压偏置方法,该方法能够在不使用负电压的前提下使关断状态晶体管获得等效的负压偏置,从而提高射频开关的线性度.低噪声放大器采用了负反馈技术和导数叠加技术提高线性度,利用导数叠加技术减小低噪声放大器的三阶非线性,进一步提高了负反馈低噪声放大器的线性度.低噪声放大器与射频开关集成,并带有Bypass衰减通路.测试结果表明,射频开关的发射支路实现了0.95 dB的插入损耗和34 dBm的输入1 dB压缩点,蓝牙支路具有1.68 dB的插入损耗和30 dBm的输入1 dB压缩点.在2 V供电下,接收支路在高增益模式下具有15.8 dB的增益,1.7 dB的噪声系数和7.6 dBm的输入三阶交调点,功耗28.6 mW,在Bypass模式下具有7.2 dB的插入损耗和22 dBm的输入三阶交调点.

X波段GaAs MMIC低噪声放大器设计研究

文章针对雷达和卫星通信等微波系统需求,设计一种X波段GaAs单片微波集成电路(Monolithic Microwave Integrated Circuit,MMIC)低噪声放大器。该电路为两级放大器级联结构,采用自偏置电路结构,实现单电源3.5 V供电。通过电感峰化和宽带匹配等技术实现X波段的工作频率全覆盖,并实现较低的噪声系数。测试结果表明,在8~12 GHz频率范围内,低噪声放大器功率增益大于23 dB,噪声系数小于1.7 dB,输出1 dB压缩点功率大于13 dBm。

射频低噪声放大器提高三阶交截点方法探讨

随着现代通信技术的进步,特别是4G,5G等无线移动通信的高速发展,多正交振幅调制(QAM)等高频谱利用率的调制方式得到广泛应用,对无线通信系统提出了更高、更严格的线性要求。射频低噪声放大器(RF LNA)作为射频前端(RF FEM)的第1个有源器件,其非线性特征直接影响系统的信号质量和动态范围。以3阶交调为例,低噪声放大器需要足够的输入3阶交截点,以确保即使在强干扰信号下也能提供预期的性能。基于3阶非线性模型,该文简要分析了3阶交调的理论模型,梳理了提高3阶交截点的方法,归纳研究了近年来相关的研究成果与进展,并展望了未来的发展趋势。

X波段单片集成电路低噪声放大器的应用研究

据《Semicon.NEWs》1989年第8期报道,日本三菱电机株式会社光微波器件研究所现已研制成在12GHz下噪声系数为1.58dB,增益29dB的世界最高性能的低噪声MMIC放大器.该放大器采用具有均匀性、重复性好的自对准多层金属栅结构超低噪声GaAs FET工艺,并使噪声和阻抗的匹配电路开始单片化.与以前采用凹槽型的GaAs FET放大器相比。

0.6~18.0 GHz超宽带低噪声放大器MMIC

基于0.15μm GaAs E-pHEMT工艺设计并制备了一款0.6~18.0 GHz的低噪声放大器单片微波集成电路。该放大器使用一级共源共栅结构,通过负反馈实现宽带的匹配设计。同时在共栅晶体管栅极增加到地电容,共源管和共栅管漏极增加峰化电感,以提高高频增益,扩展带宽,改善噪声。常温在片测试结果表明,在3.3 V单电源供电下,0.6~18.0 GHz频带内该款低噪声放大器噪声系数典型值1.5 dB,小信号增益约15 dB,增益平坦度小于±0.9 dB,输入、输出电压驻波比典型值分别为1.7和1.8,1 dB压缩点输出功率典型值14 dBm,功耗72.6 mW,芯片面积1.5 mm×1.2 mm。

中国电子科技集团公司研制出石墨烯低噪声放大器单片集成电路

日前,中国电子科技集团公司第十三研究所在石墨烯射频领域取得里程碑式的成果,在石墨烯放大器单片电路设计和电路关键工艺上取得突破,成功研制出石墨烯低噪声放大器单片集成电路（成果发表于IEEE Electron Dev.Lett.,37,2016）。该电路工作于Ku波段,中心频率14.3 GHz,最大增益为3.4 d B,最小噪声系数为6.2 d B。此项工作对加速推动石墨烯在射频领域的应用具有里程碑式的意义。

CMOS射频集成电路中多级放大器级间耦合方法

传统的放大器电路级间耦合方法存在噪声系数达不到电路指标要求的情况,导致耦合效果较差。文中提出一种新的CMOS射频集成电路中多级放大器级间耦合方法。通过CMOS射频集成电路模型提取多级放大器的级间参数,利用输入输出参数完成放大器级间噪声系数的优化;在此基础上,构建级间耦合模型,实现多级放大器内部各级之间的能量传递。实验结果表明,传统方法的噪声系数达到1.71 dB,而文中方法的噪声系数最大仅为1.45 dB,且文中方法的能量传输过程损耗较小,整体耦合效果较好。

中国电子科技集团公司研制出石墨烯低噪声放大器单片集成电路

日前,中国电子科技集团公司第十三研究所在石墨烯射频领域取得里程碑式的成果,在石墨烯放大器单片电路设计和电路关键工艺上取得突破,成功研制出石墨烯低噪声放大器单片集成电路（成果发表于IEEE Electron Dev.Lett.,37,2016）。该电路工作于Ku波段,中心频率14.3 GHz,最大增益为3.4 d B,最小噪声系数为6.2 d B。

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求,基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器(Low Noise Amplifier,LNA).该放大器采用Cascode结构在增益与噪声之间取得平衡,在Cascode结构输入和输出间并联反馈电容,实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求,LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明:在工作频率2.4~2.5GHz内,整个接收芯片增益为14.6~15.2 dB,S_(11)、S_(11)<-9.8 dB,NF<2.1 dB,2.45 GHz输入1 dB压缩点为-2.7 dBm,输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性,所设计的LNA展现出了较好的线性度表现.

CDMA射频前端低噪声放大器电路设计研究

文章归纳了射频前端低噪声放大器电路设计中的若干问题,逐一探讨了解决问题的方法。基于有关处理,结合CDMA2000基站中射频低噪声放大器电路的设计要求,完成了实际电路的设计。通过仿真,进一步分析了相关问题处理方法的有效性。

二十四所射频及模拟放大器集成电路发展历程与展望

回顾了二十四所射频及模拟放大器集成电路专业方向的发展历程,并对未来发展进行了展望。按不同历史阶段,介绍了二十四所在集成运算放大器/比较器、中频/视频线性/非线性放大器、MMIC、集成射频放大器等产品类别所取得的主要成就;并对高性能模拟放大器IC技术的发展进行了讨论。

用于精确卫星导航的单通道双频低噪声放大器研制

为了实现多频点、低成本、改善电路结构,设计了一款用于四大卫星导航系统的单通道双频低噪声放大器。该设计采用三级放大器级联实现高增益,分路、合路器采用电容、电感搭建,有利于小型化、节约成本,并通过引入后级带通滤波器提高射频前端的抗干扰能力。实测结果表明,在L1(1.5 GHz~1.6GHz)、L2(1.176 GHz~1.28 GHz)工作频段内,输入反射系数小于-10 dB,增益在40 dB左右,噪声系数小于1.5 dB。该低噪声放大器具有结构简单、性能好、低成本等优点,能较好地应用于GNSS接收设备终端应用系统。

2-GHzCMOS射频低噪声放大器的设计与测试

本文采用 CMOS艺,针对无线通信系统前端（Front-end）的低噪声放大器进行了分析、设计、仿真和测试。测试结果表明,该放大器工作在 2.04GHz的中心频率上,3dB带宽约为 110MHz,功率增益为 22dB,NF小于 3.3dB.测试结果与仿真结果能够很好地吻合.

低功耗CMOS射频低噪声放大器的设计

介绍了一个针对无线通讯应用的2.1 GHz低噪声放大器(LNA)的设计。该电路采用Chartered 0.25μm CMOS工艺,电源电压为2.5 V,设计中使用了多个电感,详述了设计过程并给出了优化仿真结果。模拟结果显示,该电路能提供21.63dB的正向增益(S21),功耗为12.5 mW,噪声系数为2.1 dB,1 dB压缩点为-19.054 1 dBm。芯片面积为0.8 mm×0.6 mm。测试结果达到了设计指标,一致性良好。

应用于WLAN的低噪声放大器及射频前端的设计

射频前端芯片集成了PA、LNA和收发开关电路,实现了无线局域网所需要的射频功能,设计了一个高性能的应用于2.4 GHz无线局域网的低噪声放大器。电路设计全部基于SMIC RF 0.18μm CMOS工艺完成,利用Cadence进行了电路设计和模拟仿真验证,画出了LNA的版图,最终合成了一个整体版图并进行了流片,芯片测试结果良好。

CMOS射频低噪声放大器的设计

讨论了CMOS射频低噪声放大器的相关设计问题,对影响其增益、噪声系数、线性度等性能指标的因素进行了分析,并综述了几种提高其综合性能指标的方法。在此基础上,采用SMIC0.25μmCMOS工艺库,给出了3.8GHzCMOSLNA的设计方案。HSPICE仿真结果表明:电路的功率增益为13.48dB,输入、输出匹配良好,噪声系数为2.9dB,功耗为46.41mw。

射频低噪声放大器创新设计性实验实践探索

为了弥补射频有源实验装置的短缺,结合射频电路设计课程,提出了一种可自主设计的射频低噪声放大电路实验装置。该实验装置采用模块化设计思路,通过自主设计、软件仿真、手工制作和测试调试等环节,提高学生的综合创新能力。实践表明,该射频低噪声放大电路实验装置能够实现良好的教学效果。

一种射频CMOS低噪声放大器的设计

应用TSMC0.35um CMOS工艺模型,设计了可应用于无线通信系统的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.65dB,增益高于20dB。

一种用于便携式GPS接收机射频芯片的低功耗低噪声放大器

针对便携式GPS系统对低功耗射频前端的需求,基于SMIC 180nm 1P6M RF CMOS工艺提出一种具有单端转差分功能的低功耗低噪声放大器。为了实现低功耗的目标,低噪声放大器的晶体管均被偏置在中等反型区。考虑ESD保护和焊盘寄生效应,后仿真结果显示,在最差工艺角情况下,增益为19dB,三阶交截点为-14dBm,噪声系数为4.2dB,输入回损为-8dB。在0.7V供电电压下,功耗为1mW,增益功耗比为19dB/mW,十分适合应用在便携式手持GPS领域。

基于ADS的射频低噪声放大器设计与仿真

提出了一种改善射频低噪声放大器性能的设计方法。分析了射频低噪声放大器的特性,给出了匹配网络的结构和提高综合性能的设计方法。基于ADS对射频放大器SP模型和封装模型进行仿真,仿真结果表明,输入和输出匹配网络有等效增益,所提出的设计方法能有效分配性能指标,可为射频低噪声放大器设计提供参考。