基于线性提升和高速低噪声比较器技术的10 bit 160 MSPS SAR ADC设计

基于采样管p阱浮空技术用于寄生电容电荷补偿,实现采样开关高线性度。使串联的两个寄生电容的容值变化方向相反,从而实现了容值的相互补偿,使输入管的寄生电容容值不随输入信号幅度变化,相较传统技术,采样开关的线性度得到进一步提高。另一方面,提出了一种高速低噪声动态比较器技术,减小了MOS管的导通电阻,增加了比较器速度,通过衬底自举技术,使比较器输入管的阈值电压明显降低,跨导增加,从而降低了比较器的等效输入噪声,解决了动态比较器速度和噪声之间必须进行折中的技术难点。为了验证上述技术,基于标准65 nm CMOS工艺,设计了一款10 bit 160 MSPS SAR ADC。1 V工作电压下,芯片实测功耗为2 mW,无杂散动态范围(SFDR)>69 dB,信号噪声失真比(SNDR)>55.6 dB,ADC核的芯片面积仅为0.023 mm2,在莱奎斯特采样情况下,优值(FoM)为25.4 fJ/步。

一种16位110 dB无杂散动态范围的低功耗SAR ADC

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。

一种基于电容匹配算法的低噪声SAR ADC设计

设计了一个12位,采样速率为120kS/s的SAR ADC。提出了一种12位精度下,能在电容面积和精度之间进行折中的算法,使得电容的整体面积、速度和功耗达到优化。通过对比较器的设计,解决了在噪声环境下,影响比较器性能的电荷注入、带宽、转换速度等问题。在0.35μm2P5MCMOS工艺下进行了流片,测试结果表明,设计的SAR ADC的DNL和INL均小于±1LSB,功耗为1.5mW。

衬底电压自举结构的10位120 MS/s SAR ADC

基于采样管衬底电压自举结构,提出了一种高线性低阻抗采样开关技术。在保证采样开关等效输入阻抗较小的同时,实现了采样开关的源/漏极与衬底之间的寄生电容不随输入信号幅度的变化而变化;减小了动态比较器输入管的等效导通电阻,提高了动态比较器输入管的跨导,解决了动态比较器的速度与噪声折中的难题。基于65nm CMOS工艺,设计了一种10位120MS/s SAR ADC。在1V电源电压下,功耗为1.2mW,信号噪声失真比SNDR>55dB,无杂散动态范围SFDR> 68dB,在奈奎斯特采样情况下,优值(FoM)为22fJ/(conv·step)。

一种用于生物医学信号的自适应SAR ADC

基于0.18μm CMOS工艺,设计了一种用于生物医学信号的12位逐次逼近型模数转换器(SAR ADC)。数模转换器采用分段结构电容阵列,并加入1位冗余位。比较器采用互补输入对管构成的动态比较器,以减小噪声和功耗。栅压自举开关被用于采样保持电路,并增加了堆叠管和虚拟管。针对生物医学信号具有稀疏性的特点,通过延时上极板复位时间的方法检测两次采样电压差值,实现采样率自适应切换。仿真结果表明,在120kS/s采样率、1V电源电压的条件下,该SAR ADC的功耗仅为4.65μW,无杂散动态范围为76.29dB,优值为16.9fJ/(conv·step),有效位数达11.16bit。