基于Darlington Cascode结构的SiGe异质结双极晶体管UWB低噪声放大器的设计

详细地分析了Cascode结构的线性度和3dB带宽，利用Cascode结构的高线性度和Darlington结构的高增益的优点构成了Darlington—Cascode结构，在此基础上，基于台积电TSMC0．35μm SiGe工艺，设计了一款芯片面积小的满足超宽带（UWB）标准的无电感SiGe异质结双晶体管（HBT）低噪声放大器（LNA）。该放大器利用电阻反馈结构替代了电感-电容（LC）匹配网络结构，实现了输入、输出阻抗匹配，未采用无源电感，节省了芯片面积，芯片面积仅为0．046mm2，并将Darlington—Cascode结构作为LNA的输出级，既提高了增益，又提高了线性度。LNA版图仿真结果表明，在UWB频带范围内，LNA的增益为19．5～20dB，增益平坦度为4-0．25dB；输入、输出匹配良好；线性度为-5- -2dBm；在整个频段内，无条件稳定。

SiGe异质结双极型晶体管的高功率微波效应与机理

为了研究射频前端低噪声放大器的高功率微波效应,利用仿真软件构建了NPN型SiGe异质结双极型晶体管的器件模型,采用多晶硅作为发射极,SiGe作为器件的基极,研究了集电极和基极分别注入高功率微波时,器件内部温度的变化规律,分析了高功率微波的效应机理。结果表明,高功率微波注入集电极时,器件内部峰值温度呈现周期性的"上升-下降-上升-下降"趋势,直至最终烧毁,烧毁位置在集电结与氧化层交界处;当高功率微波注入基极时,由于器件的发射极尺寸很小,产生的电流密度很大,热量无法耗散,器件的多晶硅发射结最终被烧毁。SiGe异质结双极型晶体管的集电极抗高功率微波的能力要强于基极。

多分立电流源低噪声JFET差分放大技术研究

结型场效应管具有输入阻抗大、噪声低的优点,已被广泛用于设计高性能瞬变电磁传感器前置放大电路。然而,由于同一型号JFET器件间参数差异较大,多个JFET器件差分并联放大时难以匹配工作。针对这一问题,本文提出了一种基于多分立电流源的低噪声JFET差分放大技术,结合每一路JFET放大支路电路特性单独设计恒流源,并调整为最佳静态工作点,以消除JFET参数离散性引发的放大支路不均流、无法可靠工作问题。最后,通过LTspice仿真与实际电路测试结果表明基于该技术设计的差分放大电路能够可靠工作,其中每一JFET支路电流均为4.68mA、增益达到40.00d B,且具有较低的本底噪声(0.51n V/√Hz@1.10k Hz)。本文提出的新方法能够有效消除JFET参数离散性问题,为设计差分并联低噪声TEM传感器前置放大电路奠定良好的技术基础。

3～6GHz SiGe HBT Cascode低噪声放大器的设计

基于Jazz 0.35μm SiGe工艺设计一款满足UWB和IEEE802.11a标准的低噪声放大器.采用并联电感峰化技术与Cascode结构来展宽带宽;完成了芯片版图的设计,芯片面积为1.16 mm×0.78 mm;在带宽为3～6 GHz范围内,最大增益为26.9 dB,增益平坦度为±0.9 dB.放大器的输入输出匹配良好,其回波损耗S11和S22均小于-10dB,输入与输出驻波比小于1.5,1 dB压缩点为-22.9 dBm.在整个频段内,放大器无条件稳定.

SiGe HBT低噪声放大器的设计与制造

该文设计和制作了一款单片集成硅锗异质结双极晶体管(SiGe HBT)低噪声放大器(LNA)。由于放大器采用复合型电阻负反馈结构,所以可灵活调整不同反馈电阻,同时获得合适的偏置、良好的端口匹配和低的噪声系数。基于0.35μm Si CMOS平面工艺制定了放大器单芯片集成的工艺流程。为了进一步降低放大器的噪声系数,在制作放大器中SiGe器件时,采用钛硅合金(TiSi2)来减小晶体管基极电阻。由于没有使用占片面积大的螺旋电感,最终研制出的SiGe HBT LNA芯片面积仅为0.282mm2。测试结果表明,在工作频带0.2-1.2GHz内,LNA噪声系数低至2.5dB,增益高达26.7dB,输入输出端口反射系数分别小于-7.4dB和-10dB。

TiSi_2在微波低噪声SiGe HBT中的应用

通过在SiGe HBT外基区和多晶发射极上制作TiSi2,从而使器件的高频噪声系数得到进一步降低。以PD=200mW的SiGe HBT为例,采用TiSi2工艺的噪声系数典型值为F=1.6dB@1.1GHz,明显低于无TiSi2工艺SiGe HBT的2.0dB@1.1GHz,且频率越高,二者差别越大。

超宽带SiGe HBT低噪声放大器的设计和分析

设计了一款具有电阻反馈的新型超宽带（UWB）SiGe HBT低噪声放大器（LNA）。因为摒弃了使用占片面积大的电感，所以极大节省了放大器的芯片面积和制作成本。在新型放大器的反馈支路中，使用了复合分布式电阻和隔直流电容，代替了传统的单一电阻。用这种方式设计的LNA，仅通过调整与电容串联的电阻就可以极大地改善放大器的端口匹配，同时不牺牲偏置。最终设计出的LNA版图面积仅为0．144mm^2。仿真实验显示，在3．1—10GHz超宽频带内，新型UWB LNA实现了低于4．5dB的噪声系数、高达20dB的增益（增益平坦度仅为1．032dB），小于1．637的输出端驻波比，大于2．3的稳定因子。此研究成果对设计开发低成本、高性能的单片UWB LNA具有重要指导意义。

单片低噪声放大器的设计及其在数字T/R组件中的应用

采用GaAsPHEMT工艺,研制了单片宽带低噪声放大器。着重探讨了单片低噪声放大器在相控阵雷达数字T/R组件中应用的特殊要求,电路的工作原理与设计方法,以及ADS软件的仿真和优化;给出了主要技术指标和测试结果。最后,介绍了单片低噪声放大器在数字T/R组件中的应用。

一款JFET低噪声前置放大器的设计

在对级联网络及结型场效应管的噪声分析基础上,采用结型场效应管等分立元件设计了一款低噪声前置放大器实用电路。并对其幅频特性、输入阻抗和等效输入噪声进行了测量,结果表明其输入阻抗高达71MΩ,等效输入噪声电压为0.7nV/((Hz)^(1/2)),是一种适合于较高内阻传感器的较理想的低噪声前置放大器电路。

基于噪声抵消的有源匹配SiGe HBT低噪声放大器设计

基于Jazz 0.35μm SiGe工艺,设计了一种满足2G、3G和WIMAX标准的有源匹配SiGe HBT低噪声放大器.利用共基极晶体管输入阻抗小和共集电极晶体管输出阻抗较小的特点,通过选取晶体管的结构和偏置电流,实现了输入、输出有源阻抗匹配.由于未采用占芯片面积大的电感,减少了芯片面积,芯片面积(含焊盘)仅为0.33mm×0.31 mm;由于共基极晶体管的噪声系数比共射极晶体管的噪声系数高,采用噪声抵消结构减少了其引入噪声.低噪声放大器在(0.6～3)GHz工作频带内,增益为17.8～19.2 dB,增益平坦度为±0.7 dB;有源输入、输出匹配良好;在整个频段内,无条件稳定.

一款JFET低噪声前置放大器的设计

为了与传感器相匹配,得到放大器的最小噪声系数,本文从对结型场效应管的等效输入电压噪声eN及等效输入电流噪声iN的分析中,得到结型场效应管的最佳源电阻比双极型晶体管要高出2～3个数量级的结论,并设计制作了一款结型场效应管低噪声前置放大器实用电路。并对其幅频特性、输入阻抗和等效输入电压噪声进行了测量,结果表明其输入阻抗高达71MΩ,等效输入电压噪声约为0.87nV/(Hz)^(1/2),是一种适合于高内阻传感器的较为理想的低噪声前置放大器电路,也可以通过阻抗变换后用于磁力仪等需要低噪声放大的场所。

一种基于MBE差分外延技术的SiGe低噪声放大器

采用MBE差分外延生长SiGe HBT基区,等平面隔离,多晶硅注入、快速退火形成发射区等工艺,实现了SiGe器件的平面集成。基于上述工艺技术研制的SiGe低噪声放大器(LNA),获得了1.7 GHz的带宽,23 dB的增益和3.5 dB的噪声系数。

一种高线性SiGe HBT宽带低噪声放大器

简要介绍了一种用于接收机前端的宽带低噪声放大器(LNA)。该微波单片集成电路(MMIC)蔡用0.35μm SiGe工艺实现,且不需要外部阻抗匹配元件,并利用两级级联拓扑结构实现频带内的低噪声和高线性度。电路版图设计后的仿真结果表明,该放大器工作带宽3.78 GHz,功率增益达到27.5 dB,噪声系数(NF)≤2.26 dB,在1.5 GHz信号频率下,输出功率1 dB压缩点(P1dB)为10 dBm。

Ka波段单片自偏压低噪声放大器

本文介绍了一款基于0.15μm PHEMT工艺的Ka波段自偏压单片低噪声放大器(LNA)。该款低噪声放大器采用四级级联的电路结构,前两级采用源极电感负反馈同时获得较好的输入驻波和噪声;采用电阻自偏压技术,单电源供电,使用方便。该款低噪声放大器在26~40GHz频段内增益为22±1dB,噪声优于3dB;在36GHz处噪声优于2.5dB。芯片尺寸为2.0mm×1.0mm×0.1mm。

SiGe HBT高增益宽带低噪声放大器设计

基于锗硅异质结双极晶体管(SiGe HBT)工艺设计了一款单片集成高增益宽带低噪声放大器(LNA)。该放大器采用复合型电阻负反馈结构,通过调整不同的反馈电阻,同时实现了良好的端口匹配、低噪声系数和高增益等特性,适合于射频或中频信号处理系统。芯片采用板上芯片(COB)方式测试,结果表明:在10～800 MHz工作频带内,单片集成低噪声放大器的噪声系数为1.62～1.90 dB,增益35 dB,输入输出端口反射系数分别小于-16 dB和-13 dB,1 dB压缩点输出功率为13 dBm,工作电流35 mA。单片集成低噪声放大器的芯片面积仅为0.48 mm×0.38 mm。

一种低相位噪声的毫米波压控振荡器

基于推推振荡器结构设计了一种低相位噪声的毫米波压控振荡器,相比传统采用直接振荡和倍频实现的振荡器,该振荡器具有体积小、相位噪声低及电路简单等优点。振荡器中的谐振电路采用多级串联谐振,电感采用微带线的形式,提高了谐振器的品质因数,进而降低了振荡器的相位噪声,且在谐振电路通过微带耦合方式实现了基频输出。基于GaAs异质结双极晶体管(HBT)工艺对振荡器进行了设计和流片,芯片尺寸为1.8 mm×1.4 mm。在5 V工作电压和0~13 V调谐电压条件下,振荡器的输出频率为42.1~46.2 GHz,电流为120 mA,输出功率为1 dBm, 1/2次谐波抑制大于15 dB,相位噪声为-60 dBc/Hz@10 kHz、-85 dBc/Hz@100 kHz和-105 dBc/Hz@1 MHz。

基于HBT工艺的高功率低相位噪声QVCO

基于Sanan 2μm GaAs HBT工艺,提出了一种差分Colpitts结构的高功率低相位噪声正交压控振荡器(QVCO)。该QVCO采用四只环形连接的二极管,通过二次谐波反相作用,迫使压控振荡器基波正交。该QVCO比传统串并联晶体管耦合电路具有更高的输出功率和更低的相位噪声。仿真结果表明,该QVCO的调谐范围为12.98~14.05 GHz。振荡频率为13.51 GHz时,输出信号功率为12.557 dBm。相位噪声为-117.795 dBc/Hz@1 MHz。

GaAs HBT低噪声放大器的Pspice模型预测与分析

针对传统模型因芯片封装无法利用矢量网络分析仪提取散射参数进行建模仿真的问题,对传统模型预测方法进行了改进。对一款GaAs异质结双极型晶体管(heterojunction bipolar transistor,HBT)低噪声放大器(low noise amplifier,LNA)进行建模,利用低噪声放大器测量出不同外加电压条件下的I-V曲线,分析了放大器内部器件的通路情况,推算出本征参数与寄生参数,然后利用Pspice仿真软件确定参数对增益的影响,通过调整增益曲线并根据仿真结果选择最佳取值,得到了和实际测试值相吻合的曲线。对比结果表明,仿真结果与实测结果符合较好。

通孔结构Si衬底AlGaN/GaN HFET的热特性模拟

使用有限元软件ANSYS,对通孔结构Si衬底Al GaN/GaN HFET进行了热特性模拟。首先,根据器件结构建立了以栅极为热源的分析模型。然后,通过改变衬底材料、衬底厚度、栅间距以及通孔深度,分别研究了两栅指结构HFET的峰值温度和热阻。最后,对由两栅指结构扩展得到的多栅指结构HFET进行了模拟。结果表明,衬底材料、衬底厚度、栅间距和通孔深度对器件的热特性均有明显的影响,选择合适的参数有利于改善器件的性能;当栅指数目增加时,器件的峰值温度增大,散热趋向于困难。

改善放大器噪声性能的SiGe HBT几何参数优化设计

研究有源器件SiGe HBT的几何参数对单片低噪声放大器(LNA)噪声性能的影响.基于0.35μm SiGeBiCMOS工艺,研制了4款采用不同几何参数的SiGe HBT LNA.实验结果显示,在给定的偏置条件下,当发射极宽长比较小时,小范围改变发射极宽度对噪声系数(NF)改善微弱,但适当增长发射极条长和增加发射极条数明显降低了NF,且不牺牲增益.另外,与采用其他几何尺寸的SiGe HBT LNAs相比,选用器件发射极面积为AE=4μm×40μm×4的LNA性能最优,在0.2～1.2 GHz内获得低至2.7 dB的噪声系数,高达26.7 dB的相关增益和最接近于50Ω的最佳噪声源阻抗.由于没有使用占片面积大的电感,放大器芯片面积仅为0.2 mm2.