用于低噪声CMOS图像传感器的流水线ADC设计及其成像验证

在对低噪声CMOS图像传感器的研究中,除需关注其噪声外,目前数字化也是它的一个重要的研究和设计方向,设计了一种可用于低噪声CMOS图像传感器的12 bit,10 Msps的流水线型ADC,并基于0.5μm标准CMOS工艺进行了流片。最后,通过在PCB测试版上用本文设计的ADC实现了模拟输出的低噪声CMOS图像传感器的模数转换,并基于自主开发的成像测试系统进行了成像验证,结果表明,成像画面清晰,该ADC可作为低噪声CMOS图像传感器的芯片级模数转换器应用。

低噪声CMOS图像传感器技术研究综述

文章总结了低噪声CMOS图像传感器代表性关键技术的最新研究进展。从CMOS图像传感器架构及各模块设计的角度,介绍了有源像素结构和图像传感器架构,分析了广泛采用的像素内源跟随CMOS图像传感器读出电路及其噪声等效模型,重点介绍了低噪声CMOS图像传感器关键技术,包括共享参考像素差分共源放大器技术、相关多采样技术、像素内斩波技术,以及相关技术的电路级实现方式。

低噪声CMOS图像传感器的重点专利分析

随着大规模集成电路设计和信号处理技术的提高,CMOS图像传感器日益受到重视,成为固态图像传感器的研究热点,但是噪声仍是制约CMOS图像传感器发展的重要因素之一。针对低噪声的CMOS图像传感器技术领域的专利文献,给出了该领域主要申请人的申请量分布图,并对该领域的重要专利进行分析,介绍了前5位重要专利的技术特点。

基于低噪声CMOS图像传感器的成像电路设计与实现

为了适应图像传感系统日益提高的性能需求,采用E2V公司的低噪声CMOS图像传感器设计一种的集成度高、灵活简便的成像电路。该成像电路由电源模块、驱动模块、数据处理模块、时序控制模块等组成。FPGA作为主控芯片产生所需的驱动时序和控制信号,上位机通过千兆以太网卡对成像系统进行采集和控制,最后对成像系统进行噪声和成像测试,试验结果表明,在室温的条件下,8 ms积分时间系统的平均噪声为0.64LSB,可以满足需求。

抗辐射低噪声CMOS图像传感器设计技术研究

为满足航天应用对大面阵高动态CMOS图像传感器的需求,对噪声优化与辐射加固等关键技术进行了深入研究。基于系统架构的增益级与双相关双采样设计优化、基于采样电路的时序改进,实现了对系统噪声的多层次优化;基于像素级与电路级的总剂量辐射加固与单粒子闩锁辐射加固设计,实现了对100k rad(Si)总剂量和99.8 MeV·cm2/mg单粒子效应的免疫。研究成果已成功应用于一款64M像素超大面阵高性能CMOS图像传感器产品。流片测试结果显示,抗总剂量辐射能力优于100k rad(Si)、暗电流与噪声随辐射增长率提升了一个数量级;抗单粒子闩锁能力优于99.8 MeV·cm2/mg;在整个辐射环境下读出噪声不超过5e-;本征动态范围高达75dB。

低噪声CMOS图像传感器的研究

近年来CMOS图像传感器在医疗和工业CT等领域中得到了越来越广泛的应用。作为CMOS图像传感器的前端处理电路,多通道积分器阵列的性能参数直接决定了传感器的成像质量并成为该领域的研究热点。本文的主要研究内容是低噪声探测器的研究。对芯片的测试结果表明,低噪声探测器的电路设计和版图设计均取得初步成功,基本达到预期的设计目标。

面向超大面阵CMOS图像传感器的全局斜坡一致性校正方法

针对大面阵CMOS图像传感器(CIS)中存在的斜坡信号不一致性问题,该文提出一种用于CMOS图像传感器的斜坡一致性校正方法。该误差校正方法基于误差存储和电平移位思想,在列级读出电路中引入用于存储各列斜坡不一致性误差的存储电容,根据存储的斜坡不一致性误差对各列的斜坡信号进行电平移位,确保斜坡信号的一致性。该文基于55 nm 1P4M CMOS工艺对提出的斜坡一致性校正方法完成了详细电路设计和全面仿真验证。在斜坡信号电压范围为1.4 V,斜坡信号斜率为71.908 V/ms,像素面阵规模为8 192(H)×8 192(V),单个像素尺寸为10μm的设计条件下,该文提出的校正方法将斜坡不一致性误差从7.89 mV降低至36.8μV。斜坡信号的微分非线性(DNL)为+0.001 3/–0.004 LSB,积分非线性(INL)为+0.045/–0.02 LSB,列级固定模式噪声(CFPN)从1.9%降低到0.01%。该文提出的斜坡一致性校正方法在保证斜坡信号高线性度,不显著增加芯片面积和不引入额外功耗的基础上,斜坡不一致性误差降低了99.53%,为高精度CMOS图像传感器的设计提供了一定的理论支撑。

低噪声四管像素CMOS图像传感器设计与实现

基于SMIC 0.18μm工艺设计了一种低噪声的四管像素结构.通过在像素内增加传输管和存储节点实现了相关双采样,可同时消除固定模式噪声和随机噪声;采用Pinned光电二极管技术大幅降低了表面暗电流.所设计像素尺寸为3.6μm×3.6μm,并将其应用于一款648×488像素阵列CMOS图像传感器,经流片测试,图像传感器信噪比可达42 dB,在25℃下表面暗电流为25 mV/s(转换成电压表示的).所设计的四管Pinned光电二极管像素结构相对于传统三管像素结构,具有较低的噪声和暗电流.

基于列共用多采样技术的CMOS图像传感器读出电路设计

针对CMOS图像传感器中相关多采样(Correlated Multiple Sampling,CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise,FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110 nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。

面向超大面阵CMOS图像传感器的列总线自加速建立方法研究

在超大面阵CMOS图像传感器(COMS Image Sensor,CIS)中,由于像素面阵输出的列总线上存在超大的寄生电阻电容,列总线信号建立速度的主导因素发生改变,严重影响了读出速度.为了解决这一问题,本文提出了一种可应用于超大面阵CIS列并行读出机制的列总线自加速建立方法,基于电流增益增强理论,在不引入额外总线的前提下,通过对模拟信号建立过程的实时跟踪,加快列总线信号的变化过程,在列总线终端实现了自加速,将超长列总线的读出速度提升了一个数量级. 55 nm工艺下的测试与实验结果显示,采用本文提出的方法后,在亿级像素规模CIS列总线引入的寄生电容与寄生电阻分别为47 pF和20 kΩ的情况下,光电信号从像素节点到列级电路采样节点的上升建立时间由4μs缩短至790 ns,下降建立时间由22.43μs缩短至1.17μs,将亿级像素规模的CMOS图像传感器帧频提升至100帧,压缩了相关双采样的取样间隔时间,从而拓宽了噪声抑制的频率范围.本文方法实现了在保持低噪声和高速读出的同时,单列功耗仅有6.6μW.

一种优化CMOS图像传感器成像质量的方法

噪声及动态范围是衡量CMOS图像传感器成像质量优劣的重要指标,CMOS图像传感器中的噪声主要包括模式噪声及随机噪声。在成像过程中,模式噪声对信号的影响明显大于随机噪声。本文提出了利用线性校正、分段线性校正及多项式拟合校正等多种非均匀性校正方法降低图像的模式噪声;并根据CMOS图像传感器光响应特性曲线,利用二阶多项式拟合方法,将传感器非线性区域的各像素响应校正到接近线性的目标响应曲线上,进一步提升了图像传感器的动态范围及响应线性度。通过实验验证,本文选择的CMOS图像传感器,当图像像元灰度值小于3.6×10^(3)时,采用线性校正方法;灰度值大于3.6×10^(3)时,采用二阶多项式拟合校正方法,对图像在整个曝光区间内的模式噪声的抑制效果最优;此外,经基于多项式拟合方法扩展动态范围后,图像的最大量程可从4.09×10^(3)增至4.79×10^(3)。

基于估计方法的CMOS图像传感器列固定模式噪声校正方法

CMOS图像传感器的列固定模式噪声对图像质量的影响非常严重。在分析CMOS图像传感器固定模式噪声产生机理、噪声特性以及其在输出图像中的表现的基础上,提出了一种针对CMOS图像传感器中列固定模式噪声的校正方法。该方法利用CMOS图像采集系统对积分球发出的均匀平行光束进行多次采样并建模来对列固定模式噪声进行估计,然后将估计结果应用于CMOS图像硬件采集系统进行列固定模式噪声的校正,固定模式噪声的校正在FPGA中使用查找表方法实现。实验结果表明该方法可以有效消除列固定模式噪声,改善图像质量。

光电二极管有源像素CMOS图像传感器固定模式噪声分析

在研究有源像素工作机理和制作工艺的基础上,分析了固定模式噪声的产生机制以及对输出信号的影响,建立了噪声产生模型,得出了噪声影响的定量计算的公式。提出了通过优化电路和版图设计抑制电路固定模式噪声的方法。对于无法通过电路设计消除的噪声,提出了双采样电路抑制方法。研究结果对于设计低噪色有源像素具有指导意义。

基于压缩感知的低功耗高效率CMOS图像传感器设计

提出一种基于压缩感知的低功耗高效率CMOS图像传感器(CIS)设计。在这种压缩感知CIS中,帧存储、帧差求解和帧压缩等过程分别集成于像素级、列级和芯片级电路中,实现了图像传感过程和图像压缩过程的融合。这种融合提高了CIS在功耗、传输带宽和输出数据等方面的效率。所提出的CIS设计已采用Global Foundries 0.18μm 1P6M混合信号工艺进行了投片验证。验证结果显示,其像素结构可以实现较小的像素面积和较好的填充因子,相比于其他相关设计更具折衷性。而自适应读出量化方法则可以根据不同的数据类型实现选择化处理,实现低功耗实时图像压缩。结果表明,所提出的CIS结构适用于诸如无线视频传感网络等低功耗高效率成像系统。

CMOS有源像素图像传感器的噪声控制技术

分析了CMOS有源像素图像传感器 (APS)的噪声种类及各自产生的原因 。

用于CMOS图像传感器的12位低功耗单斜坡模数转换器设计

本文提出了一种应用于CMOS图像传感器中的高精度低功耗单斜坡模数转换器(single slope analog-to-digital converter)设计方案.该ADC方案由可变增益放大器、前置预放大器和动态锁存比较器组成.相比现有的设计方案,本文提出的电路在不牺牲噪声性能的前提下,具有更低的功耗和更小的芯片面积.通过集成列并行的单斜坡模数转换器在最新设计的高精度高速CMOS图像传感器设计中,实验结果证明了设计的有效性.

低照度CMOS图像传感器设计与实现

设计了一种基于电容反馈跨阻放大器型(Capacitive Trans-impedance Amplifier,CTIA)像元电路与双Δ采样(Delta Double Sampling,DDS)的低照度CMOS图像传感器系统。采用CTIA像元电路提供稳定的光电二极管偏置电压以及高注入效率,完成在低照度情况下对微弱信号的读取;同时采用数字DDS结构,通过在片外实现像元积分信号与复位信号的量化结果在数字域的减法,达到抑制CMOS图像传感器中固定图案噪声的目的,进一步提高低照度CIS的成像质量。基于0.35μm标准CMOS工艺对此基于CTIA像元电路的CMOS图像传感器芯片进行流片,像元阵列为256×256,像元尺寸为16μm×16μm。测试结果表明该低照度CMOS图像传感器系统可探测到0.05 lx光照条件下的信号。

低照度CMOS图像传感器技术

与其他固体微光器件相比,低照度CMOS图像传感器具有成本、功耗及体积优势,是固体微光器件发展的重要方向。但目前低照度CMOS图像传感器的微光性能还不能满足夜视应用要求。本文介绍了低照度CMOS图像传感器及提高其灵敏度的几种技术途径,采用低照度技术后CMOS图像传感器性能已接近实用要求。随着CMOS工艺技术的不断发展及低照度CMOS图像传感器研究的不断深入,在不远的将来,低照度CMOS图像传感器将成为固体微光器件的重要一员。

应用于CMOS图像传感器的低功耗DPGA设计

提出了一种应用于CMOS图像传感器中的低功耗线性步进数字可编程增益放大器(DPGA).通过结合运放共享技术与动态偏置技术,使用单个运放实现两级流水线型DPGA的增益控制,其运放偏置电流受输出摆动幅度的控制,并且增益带宽积需求也根据两级共享的要求进行了优化,从而在电路结构和电路设计两方面降低了整体功耗.采用Chartered 1P6,M 0.18,μm工艺对电路进行了设计和仿真,仿真结果表明,所提出的DPGA可以在0～24,dB增益区间进行256级增益控制.在5,MHz采样速度和3.3,V电源电压下,可实现12位采样精度而功耗仅为1.1,mW,满足低功耗CMOS图像传感器系统的需求.

3MeV质子辐照下背照式CMOS图像传感器固定模式噪声的退化行为

用能量为3MeV的质子对一款国产背照式CMOS图像传感器进行了辐照试验,得到了该传感器的固定模式噪声随质子注量和退火温度的变化情况。结果表明,3MeV质子辐照后,固定模式噪声有所退化;100℃退火后,固定模式噪声有明显恢复。退化原因主要是浮置扩散结构中位移缺陷引起的暗信号发生了非均匀性变化。此外,受工艺因素限制,读出电路晶体管中的SiO_2-Si界面状态在各个像素单元中不一致,导致辐照后电离总剂量效应诱发的界面态陷阱电荷使各个像素单元中读出电路参数的退化情况不同,是固定模式噪声退化的另一个原因。