低存储高速可重构LDPC码译码器设计及ASIC实现

在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。

LTE-Advanced标准中一种基于反向重算的低存储容量Turbo码译码器结构设计

在LTE-Advanced标准中,为满足移动环境下的低功耗要求,低存储容量的译码器结构设计引起了广泛关注.本文在分解Turbo码网格图的基础上,研究了前向状态度量的反向重算方法,提出了一种基于反向重算的低存储容量译码器结构设计方案.在Log-MAP算法下研究了一种适合反向重算的修正雅可比对数式实现方法,推导了反向重算的数学表达式,并给出了实现结构.结果表明,所涉及的反向重算译码结构,以很小的冗余计算为代价将存储容量降低了50%,译码性能非常接近Log-MAP算法,在冗余计算复杂度、存储容量和译码性能指标上具有更好的均衡性.

优化的低存储NAF标量乘算法

标量乘法是椭圆曲线密码体制中最消耗时间的基础运算,直接影响椭圆曲线加密效率。详细分析了基于滑动窗口的NAF标量乘算法,提出了改进的低存储滑动窗口NAF标量乘算法,缩短了算法的总体期望运行时间,降低了存储空间的需求。分析表明,优化后的NAF标量乘算法,提高了预计算运算时间,有效地减少了存储空间,提高了存储空间的利用率。

JPEG2000中DWT-EBCOT联合的高效低存储VLSI结构

针对JPEG2000硬件实现中小波变换与编码之间占用大量存储的问题,该文提出一种基于码块的存储方案。通过对码块大小片内存储最大程度的复用以及对其高效简单的调度控制,从面积和功耗两方面减小了硬件实现的开销。在实现中,采用基于行的提升变换结构和比特平面并行的编码方式,提高了效率,确保整个过程的实时处理。实验结果表明:在实时编码要求下,对分辨率为512×512的图像分片进行四级9/7或者5/3小波分解,码块大小为32×32,采用本文结构所用的存储量与直接使用外部存储器的方法相比可减少80%以上。整个结构已通过FPGA验证,且系统时钟可以工作在100MHz。

针对图像序列的快速低存储开销配准算法

针对序列图像配准问题,提出一种快速低存储开销配准算法。首先,生成一系列与具体图像内容无关的特征点。而后,使用正向-反向跟踪来获取稳定的特征点对,其中,正向跟踪用于获得所有可能的特征点对,反向跟踪用来得到正向-反向误差,并且利用此误差来获取最终稳定的特征点对。最后,在稳定特征点对的基础上通过归一化直接线性变换计算得到可用于图像配准的单应矩阵。实验表明该算法能够提供与优秀的传统算法相当的配准性能。由于该算法对序列中图像之间的连续性进行了充分利用,不仅降低了存储开销,还提高了运算速度。对480×360的序列而言,该算法需要的存储开销仅为421kB,且运算速度达到32帧/s。

传感器网络中图像小波处理的低存储硬件实现

为了适应当前传感器网络中越来越多的图像压缩处理,提出了一种片上低存储离散小波变换(DWT)的超大规模集成电路(VLSI)结构。现今人们周围遍布各种图像采集设备,包括监视器、电脑、手机视频摄像头等,并且人们对图像精度的需求越来越高,使得传统软件处理图像压缩的速度逐渐无法满足人们的需求,这就需要考虑使用硬件处理来进行加速。小波变换常被用于图像的压缩,而采用5/3提升小波技术来进行硬件实现相对比较方便。为减少硬件的片上存储,通过特殊的调度运算方式进行行列并行运算有效降低片上存储需求。该设计进行RTL级仿真并使用SMIC的0.18μm工艺进行综合,结果表明:该调度方法可以大大节省缓存单元,并且在100 MHz时钟下就可以保证对高清图像的快速处理,可以满足当前传感器网络中图像压缩解码的需求。

一种低存储迭代伽辽金间接边界元方法与其在有界波发生器设计中的应用

为了克服间接边界元方法的存储要求高、求解速度慢的问题,提出了一种低存储要求迭代求解的间接边界元求解方法。采用Galerkin方法获得间接边界元方程组的系数,根据物理耦合程度的差异,构造方程组的求解格式。对于空间距离较远的单元,在迭代中直接计算耦合系数。由于不存储这些单元对应的系数,可将方程组的存储从O(N2)降低至O(N)。该方法应用于有界波模拟发生器的电容计算中,数值算例表明:该方法可有效提高设计效率和阻抗匹配的准确性。从理论上讲,该方法实质上是一种基于物理耦合的预条件技术的应用,因此,其可推广应用到电磁场数值计算涉及满阵求解的场合。

低存储资源开销的多路快速星点质心提取方法

数据更新率是星敏感器的一项重要指标。随着大面阵图像探测器的应用,传统单路质心方法的处理速度已成为更新率的主要瓶颈。为此,提出一种多路快速星点质心提取方法。首先,采用基于目标行方向有效长度的边界目标信息融合技术,能够实现各种形状边界目标信息的正确融合。其次,采用动态双指针循环映射机制,能够对无效信息占用存储资源进行循环利用,大大提高了存储资源的利用效率。最后,对本文方法进行实验测试,并在相同现场可编程门阵列(FPGA)芯片上,与传统单路质心方法的性能进行对比分析。实验结果表明,本文方法处理速度约为传统单路质心方法的3. 6倍,但使用的存储资源仅约为后者直接扩展的多路方法的40%,从而验证了本文方法的可行性与有效性。

针对运动摄像机的快速低存储开销运动目标检测算法

摄像机的运动会导致整幅图像的运动,使得此情形下的目标检测极具挑战性。针对该问题提出一种快速低存储开销检测算法。首先,利用一种快速低存储开销配准方法计算相邻两帧的单应变换矩阵。而后,使用单应变换矩阵进行相邻两帧之间的配准,并由帧间差分获取帧间运动信息。最后,采用积累运动信息的方式构造不断更新的运动图像,通过对此运动图像进行阈值分割分离出最终的运动目标。在多个不同视频序列下的实验表明该算法能够有效地从嘈杂的场景中检测出运动目标。此外,与先前算法相比,该算法检测性能更好,且显著地降低了存储开销与计算时间开销。对于480×360的序列而言,该算法需要的存储开销仅为825 kByte,且运算速度达到16帧/m。

基于Z型结构的低存储二维DWT硬件结构

为了适应当前高清多灰度值显示和片上低存储需求,提出了一种高效低存储DWT的VLSI结构。采用了行列并行运行结构,并且行列运算均使用流水线机制,提高了硬件的利用率。并且使用各16位来存储小波系数的整数(包括符号位)部分和小数部分,使得这种结构能支持1023级(10位)灰度值和较高精度的需求。经过RTL级仿真和SMIC的0.18um工艺综合,结果表明,这种设计可在100MHZ时钟下,采用9/7滤波器经过5级分解,每秒可处理约65帧1024*1024*10位的图像。

含时量子动力学模拟的低存储龙格-库塔方法

针对自治线性微分方程提出一系列仅需两倍存储的S次迭代8阶显式龙格-库塔方法．另外还引入了一个自治线性微分方程的13次迭代八阶方案并优化了它的稳定区域．对普通体系，这个方案退化为五阶．与先前的通用低存储方案相比，这些方法的性能有显著的提升．作为一个应用实例，使用发展的方法模拟了由花一双酰亚胺衍生物构成的有15个位点线性分子聚合物的非马尔科夫激子动力学．

二维离散小波变换低存储结构设计

针对二维9/7离散小波变换硬件架构中数据缓存需求高的问题,提出了一种基于提升算法的低存储架构。通过调整提升算法数据计算顺序,设计了一种动态计算二维小波变换的新型迭代分步计算方法。根据行、列变换的不同,对其分别做一维变换架构设计,其中行滤波器结构通过将输入数据进行三序列分裂,有效减少了寄存器数;列滤波器结构通过单行输入处理消除转置存储器,同时实现了乘法器和加法器的复用。整体二维变换采用并行和流水线混合架构设计,关键路径延时减小到一个乘法器延迟。实验结果表明,对于1024像素×1024像素的图像,与其他提升结构相比,本结构片上内存使用减少了11.1%,硬件效率提高了8.2%以上;与基于卷积的迭代计算方法相比,计算周期减少为现有结构的1/9。在型号为Xilinx Kintex7 XC7K325T的现场可编程逻辑门阵列上实现,吞吐率达到460 MB/s,且具有明显的硬件资源优势。

基于压缩的代码保护的低开销策略

利用压缩算法及C语言编译器辅助分析,提出了一种用于代码保护的低开销策略。设计了一种基于C语言安全漏洞的安全级别模型,它对不同安全级别的代码采用不同的保护策略,以减少保护开销。同时设计了一种分块二进制压缩算法(BCC压缩算法),对保护前的代码进行了压缩处理,使保护开销进一步降低。软件模拟实验表明,使用该压缩算法可将保护代价降为原代价的80%～90%。

低成本数据库自动备份方法探讨

提出了数据库低成本自动备份的问题,对备份常用的存储模式进行了简要地说明,通过对各存储模式进行比较分析,选择出适合的存储模式,简单的介绍了实现存储模式的相关软件,给出了实现数据库定时备份的方法。此种备份方法,能以最低的成本保证数据库的数据安全,具有低成本,易应用,易维护,见效快等特点,应用前景广泛。

一种新型提升格式与改进的基于行编码图像压缩方法

本文首先提出了一种新型的提升格式,作为特例得到了含参数的具有简单有理系数的8-6小波。将基于行的图像编码方法进行改进并与新型提升格式相结合,提出了一种高保真、低存储、低复杂度的图像压缩方法,实验结果验证了方法的良好性能。

四核并行5/3提升离散小波变换的实现

研究了二维5/3提升结构离散小波变换的算法特点和电路架构。为了有效降低存储消耗并提高电路速率,提出一种流水线优化的四核并行处理架构,即由两个行处理核并行读入奇数行和偶数行数据,进行水平方向的一维离散小波变换,中间生成的高频系数和低频系数无需缓存,直接并行输入两个列处理核,进行垂直方向的一维离散小波变换。每个处理核都经过流水线优化,减少了关键路径。使用Xilinx的Sparten6-xc6slx150tFPGA实现。该架构时钟频率可达261MHz,转换N×N大小的图像仅需2 N的存储空间。

基于概率优化的神经网络模型组合算法

高额的存储与计算成本限制了神经网络模型在低算力平台的应用,为提高神经网络模型的实用性,提出了两种组合优化算法,通过对多个轻型并行神经网络在连续时间窗口内的概率优化,在保证识别准确率的前提下显著降低了计算成本。为验证算法的可行性,以痛苦表情识别为对象,展开了系列对比实验。实验表明在保持相似准确率的前提下,其计算量相比传统深度学习算法极大降低,提高了神经网络的实用性,并极大降低了存储与计算成本。

基于输入排队的调度算法

基于输入排队(IQ)调度算法的存储器带宽要求较低,因而能很好应用于高速路由器中。该文讨论了目前基于IQ的调度算法,对该领域的成果进行了较全面的总结,对当前研究的新进展进行了重点分析和比较,为进一步的研究提出了新的课题和思路。