期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
基于GPU的LDPC译码器设计
1
作者 黄柯文 刘世刚 汪洋 《电子质量》 2024年第10期43-48,共6页
为了提高低密度奇偶校验码(LDPC)译码器的译码速度,提出了一种基于图形处理单元(GPU)加速的并行LDPC译码方案。该方案基于对数似然比(LLR-BP)译码算法进行设计,针对算法的可并行部分采用并行度更高的边并行译码方案,以降低译码延迟并提... 为了提高低密度奇偶校验码(LDPC)译码器的译码速度,提出了一种基于图形处理单元(GPU)加速的并行LDPC译码方案。该方案基于对数似然比(LLR-BP)译码算法进行设计,针对算法的可并行部分采用并行度更高的边并行译码方案,以降低译码延迟并提高了GPU的线程利用率。此外,通过优化线程分配策略,将变量节点更新的信息存储在访问成本更低的共享内存中,减少了消息传递过程中对全局内存的依赖。实验结果表明,所提方案的译码速度分别是传统的节点并行译码和边并行译码方案的2.8倍和1.2倍,满足高速通信系统的需求。 展开更多
关键词 图形处理单元 低密度奇偶校验译码 数据协调 并行计算
下载PDF
基于联合判决消息传递机制的LDPC码译码算法研究 被引量:4
2
作者 雷菁 文磊 高永强 《信号处理》 CSCD 北大核心 2009年第12期1917-1921,共5页
采用消息传递算法(Message passing algorithm)对LDPC码进行译码时,变量消息的振荡会引起错误的发生。本文以(600,300)非规则LDPC码仿真实验为例分析了不同译码效果下判决消息均值的分布特点,并结合环的特点,分析了译码产生错误判决的... 采用消息传递算法(Message passing algorithm)对LDPC码进行译码时,变量消息的振荡会引起错误的发生。本文以(600,300)非规则LDPC码仿真实验为例分析了不同译码效果下判决消息均值的分布特点,并结合环的特点,分析了译码产生错误判决的原因。研究了"纠删"型消息传递机制和联合判决迭代停止准则,针对判决消息出现振荡情况,提出以"纠删"方式处理变量消息的更新,并结合变量节点判决消息均值分布趋势与伴随式结果确定迭代终止条件。在此基础上,提出一种新的LDPC码译码算法。仿真分析表明,新的译码算法能够在减少迭代次数和降低译码复杂度的同时,有效提高译码的纠错性能。 展开更多
关键词 低密度奇偶校验译码 判决消息 “纠删”型消息传递机制 联合判决迭代停止准则
下载PDF
WIMAX LDPC码译码器的FPGA实现 被引量:2
3
作者 王秀敏 张洋 +1 位作者 陈豪威 付娟 《电子技术应用》 北大核心 2011年第3期44-47,共4页
设计了基于TDMP-NMS算法的码率码长可配置LDPC码译码器,支持WIMAX标准LDPC码的译码。通过插入最短的额外时钟周期,使得更新后的节点信息得到了及时利用。采用一种工作于增量模式的基于填充算法的桶形移位寄存器结构,实现了对该标准中576... 设计了基于TDMP-NMS算法的码率码长可配置LDPC码译码器,支持WIMAX标准LDPC码的译码。通过插入最短的额外时钟周期,使得更新后的节点信息得到了及时利用。采用一种工作于增量模式的基于填充算法的桶形移位寄存器结构,实现了对该标准中576、768、1152、2304 4种码长LDPC码译码的支持。结果表明所设计的译码器完全能满足WIMAX标准对数据吞吐率的要求。 展开更多
关键词 WIMAX 低密度奇偶校验译码 FPGA TDMP 归一化最小和算法
下载PDF
低复杂度的自适应置信差分迭代译码算法 被引量:1
4
作者 段琳琳 王忠勇 +2 位作者 王玮 高向川 肖岩 《电子与信息学报》 EI CSCD 北大核心 2014年第11期2640-2645,共6页
针对中短码长的低密度奇偶校验规则码(Low Density Parity Check,LDPC)规则码,该文采用消息更新规则改进和因子图变换方法,提出一种低复杂度差分迭代译码算法。在置信传播算法的基础上,仅当变量节点的消息值振荡时引入差分映射策略,得... 针对中短码长的低密度奇偶校验规则码(Low Density Parity Check,LDPC)规则码,该文采用消息更新规则改进和因子图变换方法,提出一种低复杂度差分迭代译码算法。在置信传播算法的基础上,仅当变量节点的消息值振荡时引入差分映射策略,得出一种选择性的置信差分规则,自适应地调整校验节点消息的归一化系数,提高译码性能。同时,采用展开校验节点的图变换方法,将计算复杂度从随节点度分布指数性增长降至线性增长。分别在高斯白噪声信道和瑞利衰落信道下进行仿真实验,结果表明该算法和基于图变换的其他低复杂度译码算法相比,性能优越且复杂度低,和对数似然比的置信传播算法(LLR-BP)相比,高信噪比区域内的性能优异,低信噪比区域内的计算复杂度明显降低。 展开更多
关键词 低密度奇偶校验迭代译码算法 差分映射机制 因子图变换 自适应归一化系数
下载PDF
基于FPGA的WIMAX LDPC码译码器设计与实现
5
作者 王秀敏 张洋 +1 位作者 付娟 王尧 《大连理工大学学报》 EI CAS CSCD 北大核心 2012年第4期594-598,共5页
提出了基于TDMP-NMS算法的部分并行LDPC码译码器结构,其具有TDMP算法译码收敛快和NMS算法保持较好误码率性能下实现简单的优点.该译码器支持WIMAX标准中所有码长和码率LDPC码的译码.设计了一种基于桶形移位寄存器的重组网络单元,实现了... 提出了基于TDMP-NMS算法的部分并行LDPC码译码器结构,其具有TDMP算法译码收敛快和NMS算法保持较好误码率性能下实现简单的优点.该译码器支持WIMAX标准中所有码长和码率LDPC码的译码.设计了一种基于桶形移位寄存器的重组网络单元,实现了对该标准中19种码长LDPC码译码的支持.采用一种适合于TDMP算法及其各种简化算法的动态迭代停止准则,使译码器能根据译码情况自适应地调整迭代次数.结果显示所提方案在提高译码器吞吐率的同时有效减少了译码器的硬件资源消耗. 展开更多
关键词 WIMAX 低密度奇偶校验译码 现场可编程逻辑门阵列 TDMP 归一化最小和算法
下载PDF
一种基于共用存储空间的FPGA的QC-LDPC码并行译码架构
6
作者 陈章 安君帅 王本庆 《无线互联科技》 2019年第17期74-76,共3页
针对QC-LDPC码并行译码FPGA实现结构复杂、资源消耗大等不足,文章提出一种中间计算变量的共用FPGA存储资源的QC-LDPC码并行译码架构,此架构通过两个交织单元,使得变量更新节点和校验更新节点的结构使用同一个存储资源,该架构具有控制简... 针对QC-LDPC码并行译码FPGA实现结构复杂、资源消耗大等不足,文章提出一种中间计算变量的共用FPGA存储资源的QC-LDPC码并行译码架构,此架构通过两个交织单元,使得变量更新节点和校验更新节点的结构使用同一个存储资源,该架构具有控制简单、效率高和存储需求量低等优点,适用于高速卫星、地面等通信系统接收机中。 展开更多
关键词 准循环结构 低密度奇偶校验译码 现场可编程逻辑门阵列 资源共享
下载PDF
基于WBP-CNN算法的LDPC译码
7
作者 刘恒燕 张立民 +3 位作者 闫文君 钟兆根 凌青 梁晓军 《系统工程与电子技术》 EI CSCD 北大核心 2022年第3期1030-1035,共6页
针对低密度奇偶校验(low density parity check, LDPC)码在相关噪声条件下译码误比特率上升的问题,结合传统译码算法与卷积神经网络(convolutional neural network, CNN)设计了新的译码器。该译码器在置信传播(belief propagation, BP)... 针对低密度奇偶校验(low density parity check, LDPC)码在相关噪声条件下译码误比特率上升的问题,结合传统译码算法与卷积神经网络(convolutional neural network, CNN)设计了新的译码器。该译码器在置信传播(belief propagation, BP)算法中引入加权比特翻转(weighted bit-flipping, WBF)算法,生成加权BP(weighted BP,WBP)结构以解决码字临界处误比特率较高的问题。然后通过CNN降低噪声,在WBP和CNN之间迭代处理接收信号,使信号估计值不断逼近真实值以降低相关噪声的影响。通过仿真发现,与BP算法相比,所提算法能够有效降低相关噪声条件下LDPC译码的误比特率。 展开更多
关键词 加权比特翻转 置信传播 低密度奇偶校验译码 卷积神经网络
下载PDF
Modified Benes network architecture for WiMAX LDPC decoder 被引量:1
8
作者 徐勐 吴建辉 张萌 《Journal of Southeast University(English Edition)》 EI CAS 2011年第2期140-143,共4页
A modified Benes network is proposed to be used as an optimal shuffle network in worldwide interoperability for microwave access (WiMAX) low density parity check (LDPC) decoders, When the size of the input is not ... A modified Benes network is proposed to be used as an optimal shuffle network in worldwide interoperability for microwave access (WiMAX) low density parity check (LDPC) decoders, When the size of the input is not a power of two, the modified Benes network can achieve the most optimal performance. This modified Benes network is non-blocking and can perform any sorts of permutations, so it can support 19 modes specified in the WiMAX system. Furthermore, an efficient algorithm to generate the control signals for all the 2 × 2 switches in this network is derived, which can reduce the hardware complexity and overall latency of the modified Benes network. Synthesis results show that the proposed control signal generator can save 25.4% chip area and the overall network latency can be reduced by 36. 2%. 展开更多
关键词 worldwide interoperability for microwave access(WiMAX) quasi-cycle low density parity check (QC-LDPC) LDPC decoder Benes network
下载PDF
VARIABLE NON-UNIFORM QUANTIZED BELIEF PROPAGATION ALGORITHM FOR LDPC DECODING 被引量:2
9
作者 Liu Binbin Bai Dong Mei Shunliang 《Journal of Electronics(China)》 2008年第4期539-543,共5页
Non-uniform quantization for messages in Low-Density Parity-Check(LDPC)decoding canreduce implementation complexity and mitigate performance loss.But the distribution of messagesvaries in the iterative decoding.This l... Non-uniform quantization for messages in Low-Density Parity-Check(LDPC)decoding canreduce implementation complexity and mitigate performance loss.But the distribution of messagesvaries in the iterative decoding.This letter proposes a variable non-uniform quantized Belief Propaga-tion(BP)algorithm.The BP decoding is analyzed by density evolution with Gaussian approximation.Since the probability density of messages can be well approximated by Gaussian distribution,by theunbiased estimation of variance,the distribution of messages can be tracked during the iteration.Thusthe non-uniform quantization scheme can be optimized to minimize the distortion.Simulation resultsshow that the variable non-uniform quantization scheme can achieve better error rate performance andfaster decoding convergence than the conventional non-uniform quantization and uniform quantizationschemes. 展开更多
关键词 Low-Density Parity-Check (LDPC) codes Iterative decoding Belief Propagation (BP) Non-uniform quantization
下载PDF
Design of a(480,240)CMOS Analog Low-Density Parity-Check Decoder
10
作者 Hao Zheng Zhe Zhao +1 位作者 Xiangming Li Hangcheng Han 《China Communications》 SCIE CSCD 2017年第8期41-53,共13页
Digital low-density parity-check(LDPC) decoders can hardly meet the power-limits brought by the new application scenarios. The analog LDPC decoder, which is an application of the analog computation technology, is cons... Digital low-density parity-check(LDPC) decoders can hardly meet the power-limits brought by the new application scenarios. The analog LDPC decoder, which is an application of the analog computation technology, is considered to have the potential to address this issue to some extent. However, due to the lack of automation tools and analog stopping criteria, the analog LDPC decoders suffer from costly handcraft design and additional decoding delay, and are not feasible to practical applications. To address these issues, a decoder architecture using reusable building blocks is designed to lower the handcraft design, and a probability stopping criterion that is specially designed for analog decoder is further planned and implemented to reduce the decoding delay. Then, a(480,240) CMOS analog LDPC decoder is designed and fabricated in a 0.35-μm CMOS technology. Experimental results show that the decoder prototype can achieve 50 Mbps throughput when the power consumption is about 86.3m W, and the decoding delay can be reduced by at most 93% compared with using the preset maximum decoding delay in existing works. 展开更多
关键词 LDPC analog decoder handcraft design reduction probability stopping criterion for analog decoding reusable building block
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部