优化内存系统能效的DRAM架构研究综述

介绍了不同层次优化内存系统能效研究的现状,对通过修改动态随机存取存储器(DRAM)架构优化内存系统能效的研究进行了详细论述。概述了通过修改内存控制器和操作系统实现的高能效DRAM系统的研究。着重介绍了通过修改DRAM架构实现内存系统能效优化的研究,并将这些研究分为"低延迟的DRAM架构"和"低功耗的DRAM架构"两大类进行介绍,其中低延迟架构的研究包括优化关键操作、降低平均访存延迟以及提升请求并发度等3个方面;低功耗的架构研究包括细粒度激活、低功耗与低频率芯片、优化写操作、优化刷新操作以及多粒度访存等5个方面。最后给出了关于修改DRAM架构实现内存能效优化的总结和展望。

Memec与Xilinx和Infineon合作创建RLDRAM演示套件

科汇盈丰和科汇的设计工程部门MEMEC DESIGN宣布,为在基于FPGA的应用中用高速RLDRAM(低延迟动态随机存取内存)进行设计推出完整的解决方案。在盈丰美洲提供的MEMEC DESIGH RLDRAM演示平台中,包括1片Xilinx Virtex—ⅡFPGA、4片InfineonTechnologies的32位HYB18RL25632 RLDRAM芯片、

RLDRAM演示套件

目前科汇盈丰和科汇的设计工程部门Memec Design宣布,为在基于FPGA的应用中用高速RLDRAM(低延迟动态随机存取内存)进行设计推出完整的解决方案。在盈丰美洲提供的Memec Design RLDRAM演示平台中,包括1片XilinxVirtex-IITMFPGA、4片Infineon Technologies的32位HYB18RL25632 RLDRAM芯片、Memec Design RLDRAM控制器、工作频率200MHz DDR(每引脚每秒400兆位)的物理接口以及标准的P160接口。平台还包括一个模块已经预先编程的参考设计实例,可以直接进行设置和测试。