低电压CMOS模拟集成运算放大器输入级的研究

对于低电压 CMOS模拟集成运算放大器输入级所面临的问题 ,我们提出了三种解决的方法 ,其中包括输出为Rail-to-Rail的差分输入放大电路 ,差分输入的互导为恒定值的差分输入电路 (假设 KN=KP)和差分输入的互导为常数的差分输入电路 ( KN≠ KP)。分别对三种方法进行了详细的分析和讨论 ,最后 ,提出了低电压

低电压CMOS模拟集成运算放大器输入级的研究

介绍低电压CMOS模拟集成运算放大器输入级所面临的问题以及解决的方法。

低电压满电源幅度CMOS运算放大器设计

回顾了在标准 CMOS工艺下 ,满幅度运放设计的各个发展阶段 ,结合笔者实际设计和测试的相关电路 ,较为详细地评述了它们的设计方法和各自的优缺点 ,着重阐述了低工作电压设计思想和如何做到输入级跨导的满幅度范围内恒定 ,使读者清楚了解该类运放的各自特点和发展趋势 ,为数模混合设计和系统级集成设计中采用何种运放结构提供了参考。在此基础上 ,提出了一种共模偏置电压具有严格的对称性能的新型满电源幅度运算放大器结构。

一种0.18μm CMOS低电压低功耗跨导运算放大器

采用TSMC 0.18μm CMOS工艺,设计了一种低电压、低功耗跨导运算放大器。基于BSIM3V3.1Spice模型,采用Hspice对整个电路进行仿真。在±0.75V电源电压下,电路的直流开环增益达到83dB,相位裕度为63°,功耗为14μW。采用一种应用于低电源电压、低功耗的基准电路,不仅可为运放提供稳定的偏置电流,而且进一步降低了电路的总体功耗。

一款低电压高精度CMOS运算放大器设计

设计了一种采用0.6um CMOS工艺的低电压高精度的运算放大器电路。在设计中输入级采用两对跨导器件rail-to-rail的电路结构,从而实现输入级的跨导在整个共模输入范围内保持恒定。输出级采用AB类rail-to-rail推挽结构,达到高驱动能力和低谐波失真的目的。此运放可提供1.5V电压降,采用适当的输出负载,闭环电压增益,单位增益带宽和相位裕度分别达到了80dB,832kHz和64°。

低电压CMOS运算放大器输入级的研究

产品的小型化需要低电压、低功耗的集成电路,CMOS技术可以将模拟和数字集成在一起,数字电路易满足要求,但模拟电路会产生许多问题。本文介绍低电压CMOS模拟集成运算放大器输入级所面临的问题以及解决的方法。

低电压、恒定增益、Rail—to—Rail CMOS运算放大器设计

本文设计了一种低电压、恒定增益、Ｒａｉｌ－ｔｏ－Ｒａｉｌ的 ＣＭＯＳ运算放大器，整个电路采用标准的 ０．６μｍ ＣＭＯＳ工艺参数进行设计，并经过ＨＳＰＩＣＥ工具仿真，在３Ｖ的单电源工作电压情况下，静态功耗约为 ９． １ｍｗ，当电路同时驱动 ２０ＰＦ电容和 ５００Ω电阻的负载时，电路的直流增益达到 ６２ｄＢ，单位增益带 宽达到 １８ＭＨｚ，相位裕度为 ５０°。

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2μm CMOS工艺,设计实现了一种2.4 V低功耗带有恒跨导输入级的Rail-to-Rail CMOS运算放大器。采用尾电流溢出控制的互补差分输入级和对称AB类推挽结构的输出级,实现了满电源幅度的输入输出和恒输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大。整个电路在2.4 V的单电源供电下进行仿真,直流开环增益为76.5 dB,相位裕度为67.6,单位增益带宽为1.85 MHz。

基于斩波技术的CMOS运算放大器失调电压的消除设计

实现传感器系统的高分辨率,要求其内部运算放大器具有低失调电压和低噪声的性能,为此介绍了一种可减少运算放大器的失调电压和低频噪声的斩波技术,并基于该技术进行温度传感器中CMOS运算放大电路失调电压的消除设计,最后通过SPICE仿真分析来权衡电路各参数的设定。

一种高压摆率低电压CMOS AB类放大器的设计

为了增加单位增益频率与压摆率,并能够工作在低电源电压下,同时降低偏置电流,提出了一种改进的基于0.18μm CMOS工艺的AB类放大器,其采用多级放大器结构,第一级为具有电流镜负载的NMOS差分对,第二反相级由共源放大器实现,第三极为AB类放大器,其能够在±500 m V电源下工作.电路仿真结果显示该放大器相位裕度为87°;总补偿电容为5 p F,与传统放大器相比减少了50%;单位增益频率为21.17 MHz,比传统放大器增大约10倍;压摆率为7.5和8.57 V/μs,与传统电路相比,分别增加了2.8倍和2.6倍.此外,与其他文献相比,该放大器具有较大的单位增益带宽和压摆率以及较小的功耗.

CMOS运算放大器电路的辐照损伤分析

通过分析P沟差分对输入CMOS运放电路内部单管特性、各节点电流、电压及运放整体电路在电离辐射环境中损伤特性的变化 ,探讨了引起运放电特性退化的主要原因。结果显示 ,由于差分对PMOSFET输出特性Ids-Vds的不对称 ,在辐照中引起的镜像恒流源的不匹配 ,是导致运放电参数发生剧变的根本原因。对CMOS运放电路来说 ,电路结构的匹配及MOSFET单管I -V特性的优劣 ,是决定运放抗辐射能力的关键。

高性能CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器。用CadenceSpectre对电路进行优化设计,整个电路在3.3 V工作电压下进行仿真,其直流开环增益100.1dB,相位裕度59°,单位增益带宽10.1 MHz,建立时间1.06μs。版图面积为410μm×360μm。测试结果验证了该运算放大器电路适用于电源管理芯片。

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。

一种3VCMOS恒跨导运算放大器的设计

提出了一种适合在 3 V电源电压下工作的 CMOS运算放大器 ,其动态工作范围为 0～ 3V,在整个工作范围内 ,运算放大器的跨导基本保持不变 ,给出了 BSIM3 V3模型下的 Hspice模拟结果。

电源自适应Rail-to-RailCMOS运算放大器

基于 CSMC 0 .6μm标准 CMOS工艺 ,实现了一种电源自适应 Rail- to- Rail CMOS运算放大器 ,其输入级从原理上变“被动地”适应低电压为“主动地”要求低电压。当外部电源电压在 2 .1V到 3.2 V变化时 ,内部电源电压稳定在 1 .68V,最大偏差为 5 .4%。这样 ,内部电源电压自适应地稳定在“相交条件”,实现了输入级的跨导 Gm 为常数 :在整个共模 ( CM)电压变化范围内 ,输入级跨导的最大变化为 9%。Rail- to- rail输出级用两个折叠网格和 AB类反馈控制结构实现 ,使输出级的最低电源电压降到 Vgs+ 2 Vds,并使输出静态电流最小。

应用QFN封装的CMOS运算放大器芯片设计

设计了一种提高晶圆利用率和产出的小尺寸CMOS运算放大器贴片封装工艺。采用两级放大电路实现大功率输出,按照CMOS制造工艺要求,在16μm×16μm设计折叠型7层版图的集成电路,按照QFN封装的特点增加散热能力。测试结果证明,该设计电性能好,达到CMOS制造工艺的技术要求。这种创新设计的版图面积和芯片体积小、质量轻、集成度高,可降低芯片的工业制造成本,对解决晶圆利用率低和产出低的问题具有实践价值。

低电压高精度低噪声运算放大器AD8656/AD8655及其应用

AD8656/AD8655是美国模拟器件公司推出的低噪声精密CMOS运算放大器。该器件采用+2.7～+5.5V低电压供电,很适合应用在便携式仪器仪表、音频、通信和医学系统设计中。文中主要介绍了AD8656/AD8655的主要特点及其应用设计方法。

全差分结构低功耗CMOS运算放大器设计

为了减小低电源电压以及短沟道效应对放大器的影响,获得低电压高增益的放大器,提出了一种基于65 nm CMOS工艺技术的全差分运算跨导放大器(OTA).采用基于增益增强技术的折叠共源共栅拓扑结构,使放大器具有轨到轨输入及大输出摆幅特性,同时兼备高速、高增益及低功耗优点.电路仿真结果表明,其直流增益为82 d B,增益带宽为477 MHz,相位裕度为59°.正常工艺角下稳定时间为10 ns,稳定精度为0.05%,而功耗仅为4.8 m W.

一种 CMOS 高线性度压控跨导运算放大器

利用ＭＯＳ管组合线性单元，设计一种ＣＭＯＳ跨导运算放大器，其线性补偿原理清晰，电路结构简单．ＳＰＩＣＥ模拟结果表明：在±５Ｖ电源及非线性误差小于１％条件下差模输入电压范围达８Ｖ（峰－峰值），－３ｄＢ带宽达１０ＭＨｚ，增益受片外电压控制。

基于共模电平偏移电路新型CMOS低电压满幅度运放设计

针对电源电压为 1V甚至更低的应用环境 ,给出了一种基于共模电平偏移电路的新型 rail- to- rail运放结构 ,相对以往同类电路具有很好的对称性和较高的输入阻抗 ,并对之进行了详细的讨论 .在整个共模输入电压范围内 ,其单位增益带宽随共模电压变化仅为 0 .0 5 % .