2×8低噪声InGaAs/InP APD读出电路设计

对In0.53Ga0.47As/InP雪崩光电二极管(APD)探测器进行了特性分析。以大阵列研究为基础,结合器件特性设计了一个2×8低噪声读出电路(ROIC),电路主要由电容反馈互阻放大器(CTIA)和相关双采样(CDS)电路单元构成,并对读出电路的时序、积分电容等进行了设计。电路采用0.6μm CMOS工艺流片,芯片面积为2 mm×2 mm,电荷存储能力为5×107个,功耗小,噪声低,设计达到预期要求。

基于列共用多采样技术的CMOS图像传感器读出电路设计

针对CMOS图像传感器中相关多采样(Correlated Multiple Sampling,CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise,FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110 nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。

高灵敏度量子点-量子阱光电探测器的大动态范围读出设计

针对高灵敏度量子点-量子阱光电器件宽动态的光电响应特性,进行大的动态范围读出设计,对比分析了不同积分电容的CTIA读出结构的测试结果,设计一款低噪声增益自动可调放大器的读出结构,使输出动态范围扩展了26 dB,,获得较好的读出信噪比。

基于FPGA和NIOS的背照式CCD成像系统

设计了一种基于FPGA+NIOSⅡ的背照式CCD成像系统。系统采用半导体制冷器对CCD芯片致冷,大幅降低了CCD芯片的暗电流,从而使相机具有很高的灵敏度和很低的读出噪声特性。图像数据传输采用TCP/IP协议接口,可以进行远距离网络控制。详细介绍了系统的硬件设计、制冷系统结构设计,以及相关软件设计。

应用于微小卫星的CMOS图像传感器芯片设计

针对小卫星以至微纳卫星领域的应用需求,文章对具有抗辐照能力的CMOS图像传感器的芯片架构和关键技术进行了研究,着重对行列选电路、低噪声信号读出、可编程增益放大器和片上ADC等电路设计技术进行了分析和仿真验证。基于0.35μm CMOS抗辐照技术和工艺开展了芯片的关键电路仿真、设计和整体版图设计验证。流片后的测试结果表明,该CMOS图像传感器具有高动态、低噪声和抗辐照特点,其噪声电子为42e-,动态范围为69dB,当辐射总剂量大于100krad(Si)时,器件噪声指标符合预期。