低k绝缘层及其设备

铜互连、金属间低k绝缘层(k<3)和CMP工艺已成为制造高端IC的一个标准工艺。本文介绍了厚度已步入纳米尺度的低k绝缘层的最新研究动态和当前几种常用低k绝缘层材料,如FOx低k旋涂材料、黑金刚石系列低k薄膜和CORAL低k材料等。另外,还介绍了有关低k绝缘层材料的几种设备,如生长设备、蚀刻设备和低kCMP设备。

超深亚微米集成电路中的互连问题——低k介质与Cu的互连集成技术

半导体集成电路技术的发展对互连技术提出了新的需求 ,互连集成技术在近期和远期发展中将面临一系列技术和物理限制的挑战 ,其中 Cu互连技术的发明是半导体集成电路技术领域中具有革命性的技术进展之一 ,也是互连集成技术的解决方案之一 .在对互连集成技术中面临的技术与物理挑战的特点和可能的解决途径概括性介绍的基础上 ,重点介绍和评述了低 k介质和 Cu的互连集成技术及其所面临关键的技术问题 ,同时还对三维集成互连技术、RF互连技术和光互连技术等

低k层间介质研究进展

介绍了低k介质材料的研究和发展状况,从制备方法和材料特性等不同角度对低k材料进行分类,并结合ULSI对低k材料的要求讨论了低k材料在ULSI中的应用前景。

碱性抛光液在CMP过程中对低k介质的影响

以p型<111>硅片为衬底,经过旋涂固化制备低介电常数(低k)材料聚酰亚胺。经过化学机械抛光(CMP)过程,考察实验前后低k材料介电性能的变化。实验中分别使用阻挡层抛光液、Cu抛光液以及新型抛光液对低k材料进行抛光后,利用电参数仪对低k材料进行电性能测试。结果显示,低k材料介电常数经pH值为7.09新型抛光液抛光后,k值由2.8变为2.895,漏电流在3.35 pA以下,去除速率为59 nm/min。经新型抛光液抛光后的低k材料,在电学性能等方面均优于阻挡层抛光液和Cu抛光液,抛光后的低k材料的性能能够满足应用要求。

SiCOH低k介质中低表面粗糙度沟道的刻蚀研究

采用60 MHz/2 MHz双频率驱动的容性耦合放电等离子体技术,以C2F6/O2/Ar为刻蚀气体,开展了SiCOH低k介质中刻蚀低表面粗糙度沟道的研究。主要研究了O2/C2F6流量比对与SiCOH低k薄膜之间的刻蚀选择性的影响,以及O2/C2F6流量比、下电极功率对沟道刻蚀特性的影响。发现在O2/C2F6流量比为0.1以下时,光致抗蚀剂掩膜层与SiCOH低k薄膜之间具有较好的刻蚀选择性。对于沟道刻蚀,在O2/C2F6流量比为0.1时,下电极功率对沟道的表面粗糙度和剖面结构具有明显的影响。在下电极功率为30 W时,刻蚀的沟道底部平坦、沟道壁陡直,槽形完好,沟道底面的平均表面粗糙度降低至3.32 nm,因此,可以在SiCOH低k薄膜中刻蚀剖面结构完整的低表面粗糙度沟道。

底充胶固化工艺对低k倒装焊器件可靠性的影响

利用四点弯曲实验测试了一组芯片(30片)的强度,使用威布尔统计模型描述了芯片失效率的分布,预测了在后续热循环过程中芯片的失效概率。通过有限元软件研究了底充胶固化工艺对芯片上方垂直开裂应力、焊点等效塑性应变及低k层最大等效应力的影响。结果表明:与未经固化的相比,底充胶固化工艺使得芯片的失效率从0.08%增大到0.37%,焊点的等效塑性应变增大约7倍,低k层的最大等效应力增大约18%。

Cu/低k芯片铜引线键合中应力状态的数值分析

新型Cu/低k芯片以其优异的性能逐步替代Al/SiO2芯片在微纳米器件中得到越来越多的应用。但由于其抗变形能力和强度较低,在引线键合中容易发生损坏。为研究Cu/低k芯片键合中的应力特征和失效机理,建立了Cu/低k芯片与传统Al/SiO2芯片铜引线键合过程的有限元分析模型,计算并对比分析了两种芯片中的应力状态。结果表明:芯片内应力在键合初期快速增长,随后继续增加,但增速变缓;键合过程中高应力区位于铜微球与芯片接触区边缘的下方,呈环形分布;振动中劈刀所在侧高应力区的范围及应力值明显大于另一侧;Cu/低k芯片中应力主要集中于Cu/低k层,Al/SiO2芯片中应力主要集中于劈刀所在侧的Si基板内。键合过程中应力在Cu/低k层的高度集中是新型芯片更易发生分层和开裂失效的根本原因。

低k材料的化学机械抛光研究

阐述了低k材料在IC电路中的作用及其性质,以SiO2、SiOF、SiOCSP、SiOCNSP、Si-OCSO五种材料为研究对象,分析了低k材料与Cu互连工艺的相互联系和作用。在Sikder和Kumar提供的声发射信号(AE)的在线监测图的基础上比较和分析了五种材料的硬度和模数值;根据Preston方程绘制九点测量数据图,发现前三种材料可满足抛光机理,而后两种的抛光行为更倾向于表面反应;根据五种材料抛光前后的实验数据表面形态图表,判断出抛光后材料粗糙度的走向。最后指出低k材料需要发展和完善的工艺及对抛光设备的进一步要求。

用作超大规模集成电路低k材料的有机薄膜

详细介绍了几种可用于超大规模集成电路的低介电常数有机薄膜材料 ,比如聚酰亚胺类有机薄膜、聚对二甲苯类有机薄膜和聚烯链类有机薄膜。比较了这几种薄膜之间的特性和制备工艺 ,并就薄膜的结构和制备方法对性能的影响做了进一步的探讨。

低k电介质及其设备

低k电介质、Cu互连和CMP已成为90/65/45nm芯片制造的标准工艺。90nm工艺要求k=3.0～2.9,65nm工艺要求k=2.8～2.7,45nm工艺要求k=2.6～2.5,大多采用2.5多孔的低k电介质,如TI、台积电。对于22nm工艺,可能采用碳纳米管(CNT)替代Cu互连。

旋转涂覆法制备硅基多孔低k薄膜材料的研究进展

详细介绍了目前采用旋转涂覆(Spin-on deposition)法制备硅基多孔低k薄膜材料(MSQ及HSQ)的方法及技术,其次介绍了用FTIR对低介电MSQ及HSQ薄膜的结构的分析,最后指出了等离子体处理对薄膜表面改性研究的主要进展以及存在的问题和今后的研究方向。

Forouhi-Bloomer离散方程在低k材料光学表征上的应用

半导体工艺中对低k介质材料的精确表征是工艺监控的重要环节,传统方法如扫描电子显微镜和透射电子显微镜存在耗时长和破坏性等缺点。使用一种结合了Forouhi-Bloomer离散方程组和宽光谱分光光度法的新方法,对低k薄膜进行光学表征,得到薄膜的折射率n、消光系数k和膜厚d,并将结果与椭偏仪的测量进行比较,证明了使用F-B方程在半导体工艺中精确表征低k材料的能力和这种方法快速无损的优点。

ULSI中低k介质的化学机械全局平坦化分析研究

针对常见的低k介质材料分析了其化学机械全局平坦化的机理,并进一步探讨了低k介质化学机械抛光中包括压力、磨料、pH值和温度在内的几个因素对于抛光速率和表面状态等方面的影响。

倒装焊器件尺寸参数对低k层及焊点的影响

当前,集成电路制造中低k介质与铜互连集成工艺的引入已经成为一种趋势,因此分析封装器件中低k结构的可靠性是很有必要的。利用有限元软件分析了倒装焊器件的尺寸参数对低k层及焊点的影响。结果表明:减薄芯片,减小PI层厚度,增加焊点高度,增加焊盘高度,减小基板厚度能够缓解低k层上的最大等效应力;而减薄芯片,增加PI层厚度,增加焊点高度,减小焊盘高度,减小基板厚度能够降低焊点的等效塑性应变。

0.18μm以下低k介质材料上的低离子等离子体去胶工艺

本文论述了下游式等离子体在多种Cu／低k材料上去胶及去残留物的工艺应用，主要有3类低k材料的实验数据——有机类、掺氮氧化物和多孔性低k材料，同时论述了在这些对应低k材料上新的等离子体气氛：(1)中性等离子体；(2)无氧和还原性等离子体；(3)无氧和无氮等离子体。

一种“水洗”低K高纯三氧化钼生产钼粉的工艺研究

在如今环境保护越来越严格的情况下,利用"水洗"新工艺生产的高纯度三氧化钼生产钼粉,对于改变一直依赖"酸洗"三氧化钼进行钼粉生产而污染环境的格局,存在重大的意义。但是,以新工艺生产的高纯三氧化钼进行钼粉生产的工艺研究文献并不多见。本文着重研究了"水洗"新工艺下一种低K高纯三氧化钼制备钼粉的生产工艺。结果表明该低K原料生产的钼粉粒度对工艺变化"感觉"不明显,反应"迟钝";同时,钼粉粒度过小导致钼粉的过筛率不高,且难于生产大粒度钼粉。

等离子体去胶对低K材料损伤的问题研究

本文介绍了铜镶嵌工艺中的低K电介质材料和电介质刻蚀/去胶技术,研究了In-Situ等离子体去胶对低K电介质材料损伤的问题并提出了最大限度地减少去胶损伤的方法。

双嵌入式低k介电层/铜工艺技术

介绍了铜/低介电常数介电层的双嵌入式工艺,该工艺已大规模应用于动态记忆存储器(DRAM)和逻辑电路器件中。

关于多孔MSQ Dual Damascene蚀刻/灰化工艺——为更低损伤和更低k值的多方面损伤评价和化学性质优化

对铜(Cu)互连系统使用低k值材料时,应解决的许多相关问题不仅有技术问题,而且有所有权成本(CoO)?质量合格(CoC)问题。从蚀刻和灰化(去除)工艺的角度报道了几种问题的解决方法。对蚀刻工艺,将在此推荐Via1st的Duo248TM方法(Duo248TM是Honeywell公司的材料,包含US专利#6,268,457)。对于灰化工艺,建议混合灰化工艺(HybridAshing),即蚀刻和灰化工艺在同一反应室连续进行。这些方法的目标将是65nm以下工艺。

名词释义——低k介电材料

通常把介质常数k〈3的材料称为低后材料。