体硅CMOS工艺下一种带隙基准的单粒子辐射特性分析

为了分析带隙基准(bandgap reference,BGR)在太空环境等极端条件下的单粒子辐射特性,分别在65 nm和28 nm体硅CMOS工艺下设计实现了一款BGR试验芯片,并采用脉冲激光单粒子模拟试验研究了其单粒子辐射特性。试验结果发现,当脉冲激光能量足够高时,BGR的输出电压显著增加,且退火后电压不能恢复,表明BGR发生了单粒子硬损伤(single-event hard damage,SHD),进一步的试验研究证明BGR中的三极管是诱发SHD的敏感器件。该研究为在体硅CMOS工艺下对BGR进行抗SHD加固设计提供了重要理论参考。

体硅CMOS射频集成电路中高Q值在片集成电感的实现

制作高Q值在片集成电感一直是体硅CMOS射频集成电路工艺中的一大难点,文章讨论和分析了体硅RFIC工艺中提高在片集成电感Q值的几种常用方法,这些方法都与CMOS工艺兼容。

体硅CMOS集成电路抗辐射加固设计技术

首先介绍了空间辐射环境,并对各种辐射效应及其损伤机理进行分析。然后对体硅CMOS集成电路的电路结构、抗辐射加固技术和版图设计抗辐射加固技术进行探索。测试结果表明,采用版图加固抗辐射技术可以使体硅CMOS集成电路的抗辐射性能得到明显提升。

一种抑制辐射闭锁的新方法

从体硅CMOS器件的闭锁效应入手,提出了抑制闭锁的一种新方法—伪闭锁路径法。详细探讨了伪闭锁路径的设计方法后,还提供了一个设计实例,给出了计算机仿真结果和实验验证结果。伪闭锁路径法能够较好抑制体硅CMOS器件的永久闭锁问题,但不能避免辐射引起的剂量率扰动。