基于静态指令翻译技术的保护测试单元

现代微处理器中最为重要的一种工作模式为保护模式。对于复杂的保护模式,如果用硬件状态机实现需要花费较大的硬件代价;如果用软件实现则花费的周期数目较多。论文提出了一种采用静态指令翻译技术的保护测试单元来实现保护测试。由于保护测试单元提取了保护测试的共性,可以在一条保护测试指令中完成一次保护测试,因而可以在硬件增加不多的情况下高效率地实现保护测试。文中最后设计了一种保护测试指令的格式和保护测试单元的数据通路,并列举了一段保护测试程序说明了静态指令翻译的使用方法。

微处理器保护测试单元PTU的研究

设计拥有我国自主版权的微处理器在国防及民用有着重大意义 ,保护测试单元 PTU是支持微处理器运行于保护模式的重要部件。文中提出了保护测试单元 PTU设计方法 ,建立了保护测试单元的数据通路和控制通路 ,确定了保护测试单元 PTU结构 ,给出了 PTU与控制 ROM,DBUS和其它单元的相互关系。保护测试单元由多个基本构件 CELL组成 ,每个构件 CELL可进行一种测试 ,基于这种测试 ,可确立微处理器内部微程序的转移。最后用 EDA工具 SYNOPSYS对保护测试单元 RTL级的 VHDL描述进行综合与仿真 。

微处理器段高速缓存器加载算法及设计

段高速缓存器加载是微处理器保护方式下多任务调度、虚拟段式存储器管理及指令集使用频度较高的部分。文中探讨了段高速缓存器加载的数据结构和定义 ,给出了保护方式下段高速缓存器加载算法 ,提出了用于段高速缓存器加载的保护测试单元的细胞群结构。最后 ,用 EDA工具SYNOPSYS对段高速缓存器加载算法的微程序和段高速缓存器加载的保护测试单元 RTL级的 VHDL描述进行了综合与仿真 。