信号上升或下降时间对高速电路信号完整性影响的研究

为了研究信号上升或下降时间对信号完整性的影响,从理论上分析论证了信号上升或下降时间是造成反射,串扰,同步开关噪声及电磁干扰等信号完整性问题的根本原因。利用Cadence公司的SigXplorer仿真软件建立相应的拓扑电路,通过对IBIS模型信号上升时间参数进行修改,分别在不同信号上升时间和信号频率下进行仿真。通过对仿真结果的对比分析,验证了理论分析的正确性。提出了信号上升或下降时间是造成信号完整性问题的根本原因的观点,纠正了从信号频率上分析信号完整性问题的误区。

高速数字PCB板的信号完整性仿真与验证

高密度PCB(printed circuit board)设计中,高速时钟信号的信号完整性设计面临越来越大的挑战。针对该问题,文章研究了传输线的特性阻抗及其对信号传输延时的影响,利用Cadence的信号完整性分析软件Allegro PCB SI,对一款基于ARM的嵌入式运动控制平台的时钟信号存在的信号完整性(signal integrity,SI)问题进行了再现仿真,重点分析了信号反射与串扰现象及其产生原因,提出了减小时钟信号串扰和反射的措施;结合阻抗匹配原则,以嵌入式运动控制平台的SDRAM和USB时钟信号为例,利用Allegro PCB SI对并行端接、串行端接、改变线间距等方法进行了试验,试验结果表明,端接匹配的方法能有效地减小时钟信号的反射和串扰现象。

基于SPI的信号完整性案例分析

文中分享了一个在低频领域内的信号完整性案例,出问题的信号为1 MHz的SPI信号,通过对该案例的剖析,找出影响信号完整性的关键因素,即信号波形的上升时间。若信号上升时间变长,则案例问题解决;若信号上升时间变短,则案例问题复现。该案例是一款显控类产品,通过改变信号上升时间,可以直观反映出其对产品的影响。文中通过对案例产品的设计分析,结合传输信号的反射原理,得出在传输线一定的前提下,改变信号的上升时间是解决信号完整性问题的唯一途径,并总结得出一些低频领域的信号完整性设计要点。

微带线间的串扰抑制分析

为控制强信号线对弱信号线的干扰,在强信号线两边各插入了一列用金属填充的、顶端用微带连接的接地孔(简称保护线).利用FDTD方法对该结构进行模拟,验证了该方法的有效性.模拟结果表明保护线的性能与信号的上升时间、保护线的高度、保护线的长度和起始位置等几个因素有关.