倍增组值算法抑制PAPR的FPGA实现

在以前的OFDM系统PAPR研究中,提出了倍增组值算法,并做了较多理论分析,同时采用MATLAB仿真软件验证了倍增组值算法的可行性。基于此,进一步深入研究如何利用FPGA实现倍增组值算法抑制OFDM系统的峰均比,提出了在FPGA中实现峰均比抑制模块设计方案并对其加以验证。验证结果证明,提出的在FPGA中实现峰均比抑制模块设计方案简单,硬件资源占用较少,而且抑制峰均比效果较好。

基于倍增组值算法降峰均比的改进算法(二)

本文在研究倍增组值算法、倍增组值改进算法(一)^([1])、次优迭代算法^([2])、限幅法^([3])的基础上提出了倍增组值改进算法(二)。倍增组值法、倍增组值改进算法(一)都属于线性抑制PAPR的方法,基本上不会影响误码率性能,在降PAPR方面也是不错的方法;尤其是倍增组值改进算法(一)有着较好的抑制PAPR效果,而且在较大程度上减少了计算量;为了达到更好的降峰均比效果,于是,提出了倍增组值改进算法(二),该算法是基于倍增组值算法、倍增组值改进算法(一)基础上结合限幅法的思想,通过仿真得知,该算法进一步提高了抑制PAPR效果和总体性能,更加优越。

基于部分传输序列技术降OFDM系统PAPR的改进算法

在研究PTS技术抑制OFDM系统峰均比的基础上,提出了倍增组值算法(Multiplication group value algorithm)和倍增组值改进算法(一)(multiplication group value of improved algorithm(a))。倍增组值法是通过穷尽搜索加权因子的方法,选取合适的门限值优化PTS技术,该方法在没有影响抑制峰均比(PAPR)效果和误码率(BER)的前提下,较大程度的减少了计算复杂度,提高了总体性能;为了减少计算复杂度,又提出了倍增组值改进算法(一),此算法结合了迭代思想,使计算量不再成指数变换而是成倍数变换,从而进一步优化了PTS技术。