永磁偏置型故障限流器(permanent-magnet-biased saturation based fault current limiter,PMFCL)的使用会对电力系统的暂态稳定性产生一定影响。为此,首先介绍了PMFCL的基本工作原理,并以单机无穷大系统为例,利用正序增广网络建立了含P...永磁偏置型故障限流器(permanent-magnet-biased saturation based fault current limiter,PMFCL)的使用会对电力系统的暂态稳定性产生一定影响。为此,首先介绍了PMFCL的基本工作原理,并以单机无穷大系统为例,利用正序增广网络建立了含PMFCL的暂态稳定分析模型;其次基于发电机功角曲线和等面积法则,详细分析了在输电线路不同位置发生不同类型的短路故障时PMFCL限流电抗值以及故障切除时间对系统暂态稳定性的影响;最后通过时域仿真计算出发电机在不同短路故障类型下的输出功率最大值和功角变化曲线。结果表明:输电线路发生三相对称短路时,PMFCL限流电抗值越大则越有利于系统的暂态稳定性;线路中间部分发生单相接地故障时,限流电抗值越大则越不利于系统的暂态稳定性,此时可适当延长故障切除时间来改善系统的暂态稳定性;两相接地短路和两相短路故障下,PMFCL对系统暂态稳定性的影响规律基本一致。以上针对PMFCL对系统的暂态稳定性影响所开展的研究,为PMFCL的元件参数优化提供了参考,也为其实际应用提供了理论依据。展开更多
构建了永磁偏置型故障限流器PMFCL的经济性分析模型,包括材料成本和运行成本两部分。材料成本取决于PMFCL的关键结构参数,基于等效磁路法导出了PMFCL 4个关键结构参数与电感和、电感比以及饱和深度比这3个独立电磁变量间的函数关系;运...构建了永磁偏置型故障限流器PMFCL的经济性分析模型,包括材料成本和运行成本两部分。材料成本取决于PMFCL的关键结构参数,基于等效磁路法导出了PMFCL 4个关键结构参数与电感和、电感比以及饱和深度比这3个独立电磁变量间的函数关系;运行成本由铁芯损耗和绕组铜耗组成,并给出了各自的计算方法。针对500 k V PMFCL经济性分析实例,分析了电磁变量对PMFCL经济性的影响,并建立其经济性优化模型,求得了PMFCL的最优成本和对应的结构参数。结果表明,在高压大容量应用场合,PMFCL具有较好的经济性优势。Ansoft Maxwell二维有限元仿真验证了经济性优化模型的合理性。展开更多
提出了一种兼顾技术性和经济性的大电网永磁偏置型故障限流器(Permanent-magnet-biased Saturation based Fault Current Limiter,PMFCL)优化配置算法.介绍了PMFCL限流机理,定义了短路电流裕量作为挑选超标节点的标准.将节点自阻抗作为...提出了一种兼顾技术性和经济性的大电网永磁偏置型故障限流器(Permanent-magnet-biased Saturation based Fault Current Limiter,PMFCL)优化配置算法.介绍了PMFCL限流机理,定义了短路电流裕量作为挑选超标节点的标准.将节点自阻抗作为节点短路电流水平的衡量指标,基于节点自阻抗增量,构建了兼顾全局限流效果与经济性的PMFCL优化配置评价函数.综合考虑了PMFCL启动条件和节点自阻抗对支路阻抗参数的灵敏度指标以缩小寻优空间,提出了PMFCL在大电网中配置优化算法.将该算法应用于IEEE 39节点标准算例,调用Matlab遗传算法函数完成仿真.结果表明,与不计及灵敏度相比,该算法寻优效率较高;所得最优配置方案能够使所有节点短路电流满足限流要求并保留一定裕量,对超标越严重的节点限流效果较好,验证了该算法的可行性及有效性.展开更多
A monolithic microwave integrated circuit （MMIC） power amplifier （PA） is proposed. It adopts a new on-chip bias circuit, which not only avoids the instability of the direct current bias caused by the change in the...A monolithic microwave integrated circuit （MMIC） power amplifier （PA） is proposed. It adopts a new on-chip bias circuit, which not only avoids the instability of the direct current bias caused by the change in the power supply and temperature, but also compensates deviations caused by the increase in input power. The bias circuit is a current-mirror configuration, and the feedback circuit helps to maintain bias voltage at a constant level. The gain of the feedback circuit is improved by the addition of a non-inverting amplifier within the feedback circuit. A shunt capacitor at the base node of the active bias transistor enhances the linearity of the PA. The chip is fabricated in an InGaP/GaAs heterojunction bipolar transistor （HBT） process. Measured results exhibit a 26. 6-dBm output compression point, 33.6% power-added efficiency （PAE） and - 40.2 dBc adjacent channel power ratio （ACPR） for wide-band code division multiple access （W-CDMA） applications.展开更多
文摘永磁偏置型故障限流器(permanent-magnet-biased saturation based fault current limiter,PMFCL)的使用会对电力系统的暂态稳定性产生一定影响。为此,首先介绍了PMFCL的基本工作原理,并以单机无穷大系统为例,利用正序增广网络建立了含PMFCL的暂态稳定分析模型;其次基于发电机功角曲线和等面积法则,详细分析了在输电线路不同位置发生不同类型的短路故障时PMFCL限流电抗值以及故障切除时间对系统暂态稳定性的影响;最后通过时域仿真计算出发电机在不同短路故障类型下的输出功率最大值和功角变化曲线。结果表明:输电线路发生三相对称短路时,PMFCL限流电抗值越大则越有利于系统的暂态稳定性;线路中间部分发生单相接地故障时,限流电抗值越大则越不利于系统的暂态稳定性,此时可适当延长故障切除时间来改善系统的暂态稳定性;两相接地短路和两相短路故障下,PMFCL对系统暂态稳定性的影响规律基本一致。以上针对PMFCL对系统的暂态稳定性影响所开展的研究,为PMFCL的元件参数优化提供了参考,也为其实际应用提供了理论依据。
文摘构建了永磁偏置型故障限流器PMFCL的经济性分析模型,包括材料成本和运行成本两部分。材料成本取决于PMFCL的关键结构参数,基于等效磁路法导出了PMFCL 4个关键结构参数与电感和、电感比以及饱和深度比这3个独立电磁变量间的函数关系;运行成本由铁芯损耗和绕组铜耗组成,并给出了各自的计算方法。针对500 k V PMFCL经济性分析实例,分析了电磁变量对PMFCL经济性的影响,并建立其经济性优化模型,求得了PMFCL的最优成本和对应的结构参数。结果表明,在高压大容量应用场合,PMFCL具有较好的经济性优势。Ansoft Maxwell二维有限元仿真验证了经济性优化模型的合理性。
文摘提出了一种兼顾技术性和经济性的大电网永磁偏置型故障限流器(Permanent-magnet-biased Saturation based Fault Current Limiter,PMFCL)优化配置算法.介绍了PMFCL限流机理,定义了短路电流裕量作为挑选超标节点的标准.将节点自阻抗作为节点短路电流水平的衡量指标,基于节点自阻抗增量,构建了兼顾全局限流效果与经济性的PMFCL优化配置评价函数.综合考虑了PMFCL启动条件和节点自阻抗对支路阻抗参数的灵敏度指标以缩小寻优空间,提出了PMFCL在大电网中配置优化算法.将该算法应用于IEEE 39节点标准算例,调用Matlab遗传算法函数完成仿真.结果表明,与不计及灵敏度相比,该算法寻优效率较高;所得最优配置方案能够使所有节点短路电流满足限流要求并保留一定裕量,对超标越严重的节点限流效果较好,验证了该算法的可行性及有效性.
基金The National High Technology Research and Development Program of China(863 Program)(No.2009AA01Z260)
文摘A monolithic microwave integrated circuit （MMIC） power amplifier （PA） is proposed. It adopts a new on-chip bias circuit, which not only avoids the instability of the direct current bias caused by the change in the power supply and temperature, but also compensates deviations caused by the increase in input power. The bias circuit is a current-mirror configuration, and the feedback circuit helps to maintain bias voltage at a constant level. The gain of the feedback circuit is improved by the addition of a non-inverting amplifier within the feedback circuit. A shunt capacitor at the base node of the active bias transistor enhances the linearity of the PA. The chip is fabricated in an InGaP/GaAs heterojunction bipolar transistor （HBT） process. Measured results exhibit a 26. 6-dBm output compression point, 33.6% power-added efficiency （PAE） and - 40.2 dBc adjacent channel power ratio （ACPR） for wide-band code division multiple access （W-CDMA） applications.
