LV/HV兼容CMOS芯片与制程结构

LV/HV兼容CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容的CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV兼容Twice-Well CMOS芯片与制程结构

LV/HV兼容Twice-Well CMOS技术,该技术能够实现低压5 V与高压100 V^700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用比通常浅双阱更深的阱,形成其漂移区的偏置栅结构的HV MOS器件。采用MOS芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV兼容N-Well CMOS芯片与制程结构

LV/HV兼容N-Well CMOS技术,该技术能够实现低压5 V与高压100~700 V(或更高)兼容CMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区参数可以得到不同的高压。使用MOS芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV N-Well BCD[B]技术(2)的芯片与制程剖面结构

LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100～700 V (或更高)和双极型器件低压5 V与高压30～100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,并同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV Twin-Well BCD[B]技术(1)芯片与制程剖面结构

LV/HV Twin-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V (或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。

一种应用于NB-IoT通信的高线性CMOS功率放大器

为满足复杂的NB-IoT通信调制模式对功率放大器输出线性度的要求,提出一种面向NB-IoT通信应用的700~900 MHz高线性度CMOS功率放大器(PA)。该放大器采用两级结构,工作于AB类放大状态,驱动级和输出功率级分别采用自偏置的共源共栅结构和共源放大器结构,驱动级为功率级提供大的电压输出摆幅。为提高线性度,采用二极管线性化偏置技术改善晶体管输入电容的非线性导致的增益压缩和相位失真现象,将输出1 dB压缩点提升3.2 dB。采用65 nm/1.2 V CMOS工艺完成电路版图设计,整体放大器的版图尺寸为0.68 mm×1 mm。仿真结果表明,在700~900 MHz工作频带内,功率放大器的小信号增益大于19 dB,输入反射系数S11小于等于-12 dB,功率附加效率(PAE)峰值为29.6%,输出1 dB压缩点为22.7 dBm。所提出的功率放大器电路具有高线性度、低功耗、小尺寸的特点,可有效满足NB-IoT通信并用于700~900 MHz频段内射频信号功率放大的应用需求。

LV/HV N-Well BCD[B]技术(1)的芯片与制程剖面结构

LV/HV N-Well BCD[B]技术(1)能够实现低压5 V与高压100～700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用MOS芯片结构设计、工艺与制造技术,得到了芯片制程结构。

LV/HV P-Well BCD[C]芯片与制程剖面结构

LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV Twin-Well BCD[B]技术(2)芯片与制程剖面结构

LV/HV Twin-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100~700 V (或更高)和双极型器件低压5 V与高压30~100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,亦同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV N-Well BiCMOS[B]芯片与制程结构

LV/HV N-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV Twin-Well BiCMOS[B]芯片与制程结构

LV/HV Twin-Well BiCMOS[B]技术能够实现低压5 V与高压100~700 V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HVMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。

LV/HV P-Well BiCMOS[B]芯片与制程结构

LV/HV P-Well BiCMOS[B]技术能够实现低压5V与高压100~700V(或更高)兼容的BiCMOS工艺。为了便于高低压MOS器件兼容集成,采用具有漂移区的偏置栅结构的HV MOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。