抗差分功耗分析和差分故障分析的AES算法VLSI设计与实现

提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降低了硬件实现成本,同时使用3级流水线结构提高了硬件实现的速度和吞吐率。基于以上技术设计的AESIP核不仅具有抗双重旁道攻击的能力,而且拥有合理的硬件成本和运算性能。

高速全并行的AES加解密算法在单片FPGA上的实现

IPSec为了解决Internet安全问题,在IP层对信息提供了认证、加密等功能。协议中强行 实施的加密算法将由AES算法取代单DES算法,完全用软件实现IPSec的处理已不能适应当前不断 提高的网络速度的要求。利用硬件实现IPSec协议是必然趋势。本文在单片FPGA上实现了吞吐率 为4.7Gbit/s全流水的、全并行的128bit的AES加解密算法。在不增加流水线级数的情况下,采用流 水线时间借用技术实现S_Box,使AES的加密和脱密算法在单片上并行执行,提高了系统性能。

基于CMOS工艺的AES高速接口电路设计

为提高 AES加密电路的数据吞吐量 ,采用 0 .6μm CMOS工艺设计了输入接口单元电路。该接口电路接收串行的高速数据流 ,经过串并转换后 ,输出 1 2 8路低速并行数据流。CMOS互补逻辑结构降低了电路的功耗。手工版图布局优化了芯片面积 。

网络安全的三道防线一密码、协议和防火墙(英文)

讨论了密码、协议和防火墙边三道网络安全防线。首先评价了美国国家标准技术局颁布的15个先进加密标准的候选算法，从中可以看出密码的发展趋势。然后重点探讨了电子商务协议的逻辑分析。最后介绍了超级防火墙的新思想及其功能和设计原理。

Novel Frequency Hopping Sequences Generator Based on AES Algorithm

A novel frequency hopping(FH) sequences generator based on advanced encryption standard(AES) iterated block cipher is proposed for FH communication systems.The analysis shows that the FH sequences based on AES algorithm have good performance in uniformity, correlation, complexity and security.A high-speed, low-power and low-cost ASIC of FH sequences generator is implemented by optimizing the structure of S-Box and MixColumns of AES algorithm, proposing a hierarchical power management strategy, and applying ...