先进先出(FIF0)存储器技术在高速数据采集中的应用

本文作者介绍了先进先出 (FIF0 )存储器作为数据高速缓冲器在高速数据采集电路中的应用 ,并给出了以 51系列单片机作为控制器的应用电路。这种技术不仅满足了高速数据采集电路中数据高速存储的需要 。

增强型并行端口EPP与FIFO存储器IDT7201的接口电路及编程

针对并行端口设备开发的趋势及特点，提出了增强型并行端OEPP扩展的方案。在介绍了先进先出（FIFO）存储器IDT7201的基本原理之后，设计TIDT7201与EPP的接口电路，详细阐述了Windows3．x／95／98环境下通过EPP对FIFO存储器的编程步骤和方法。采用本文的设计解决了系统和并行喘口设备间进行数据传输时相互协调及同步的难题，实现了并行端口的高速双向数据传输。

数字存储示波器触发电路的数字化技术研究

提出了一种全数字化的数字存储示波器用的触发电路结构。采用先进先出存储器 FIFO,利用其存储数据先进先出的特性 ,结合高速数字比较器的比较特性 ,控制采样数据的存储 ,从而实现触发电路的多种功能。给出了数字触发电路原理框图以及在 CPL D上的设计实现 。

高速FIFO存储芯片IDT7207在虚拟逻辑分析仪设计中的应用

IDT72 0 7是IDT公司生产的新型先进先出 (FIFO)双端口存储器 ,它具有 32k× 9bit的存储容量 ,外围电路简单 ,不需要地址发生器 ,它由标志控制位来控制其读写操作 ,因而其接口简单、方便 ,能对大容量的数据进行高速缓存。介绍了它的特点和功能 ;并分析了其字深与字长的扩展方法 ;给出了它在数据采集中的应用 ;另外还给出了在设计的虚拟逻辑分析仪中 ,IDT72 0

FIFO存储电路的设计与实现

文章介绍了一个正向设计,并已成功流片的FIFO存储器电路结构设计及关键技术,重点研究了实现该电路的两类关键技术,存储电路和控制逻辑。文中的设计思想和具体的逻辑电路可以通用于所有先进先出存储器的设计。

高速FIFO存储芯片M67204在高速数字图像采集中的应用

M67204是Atmel公司生产的一种先进先出(FIFO)双端口存储器,可异步读、写,具有4Kb×9的容量,外围电路简单,不需要地址发生器,由地址标志位控制其读、写操作,因而其接口简单、方便。另外,M67204功耗很低,在很广泛的温度范围下都能够保持15ns的数据获取速度,能够对高速数据进行缓存。本文对M67204的特点和功能进行初步的介绍,并且给出了利用两片芯片组成乒乓缓冲器在高速图像数据采集系统中的应用方法。

存储域网络中的线卡解决方案

近几年来,Internet的平均带宽每6～9个月向上翻一倍,因而网络传输能力(带宽)和存储能力(存储Internet上来来往往的数据)都面临严峻挑战.电子商务、数据挖掘、数据库、客户关系管理等网络应用产生并要求处理大量的数据,同时还提出容错要求和全局24/7的数据存取速度要求.所有这些都迫切要求大容量的、快速高效的存储方案.传统的多服务器分布式存储系统已不能满足要求.

手持数字示波表技术研究

手持数字示波表是数字存储示波器的一个分支 ,在工业现场得到广泛应用。现介绍一种基于双路 10 0 MSPS高速数据采集系统的手持示波表实现方案。文中重点讨论了其中的关键技术 ,包括 2 0 0 MSPS高速数据采集的实现、FPGA内部实现数字触发电路、液晶显示控制电路和显示数据同步电路、采集控制和存储电路。

采用FIFO级联实现可编程的采样预触发与缓存容量扩展

为满足现代高分辨率雷达大容量高速缓存以及被动雷达和时差定位系统采样预触发的需要,提出了采用多片先进先出(F IFO)芯片级联的硬件结构实现可编程采样预触发和缓存容量扩展.分析了两级F IFO级联时芯片间接口的时序,给出了对F IFO可编程标志位的设置方法.实际应用证明,采用该结构可使系统的缓存容量达到2 M B,预触发量达到1 M B,且两种功能可由FPGA控制切换.该结构也适用于其它具有可编程标志的F IFO.

便携式数据采集系统实现

本文利用先进先出存储器(FIFO)及并行打印机接口(LPT1),设计便携式数据采集系统,提出技术解决方案,对设计中应当注意的问题进行说明。该系统电路简单实用,软件采用VisualC++6.0进行设计,界面友好。还介绍了在不同编程环境下如何对计算机端口进行操作。

基于FPGA的非标准视频转换算法

目的:针对X线设备非标准视频信号无法接驳通用VGA视频接口的现状,提出一种基于现场可编程门阵列(FPGA)的视频转换算法。方法:在分析了FPGA器件特点及非标准医学视频信号特性的基础上,通过对先进先出存储器(FIFO)中非标准视频A/D采样数据读写时序的控制,使得在每行的有效信号时间段内,输出800个数字采样数据(输出分辨率为800×600、刷新频率60 Hz),由输出模块将这800个数字数据与行、场同步信号一起组合成标准的VGA信号。结果:采用VHDL语言在一般的FPGA器件上能够实现非标医学视频信号到标准视频信号的转换算法。结论:实验结果表明,该算法运算速度快,转换效果清晰流畅。

基于USB接口的高速数据采集系统的设计

介绍了基于USB的高速数据采集系统的软硬件设计。重点介绍了基于USB2.0传输控制芯片EZ-USB FX2的流状态特性设计的通用可编程接口(GPIF)与FIFO连接的方案,给出了流状态特性的主要特点、配置方法等,并且详细介绍了固件程序的编写。这种方法能有效地处理突发数据,满足对外部FIFO的快速存取。

线阵CCD阵列检测系统设计

以TCD1208AP为例,叙述了线阵CCD的时序逻辑,并设计了相应的阵列检测系统。系统使用单片机作为控制单元,使用在系统可编程器件设计了CCD的时序发生器,使用模数转换器AD9243和FIFO缓存器构成高速数据采集系统。分析了时序发生器的组成原理,并基于ispLSI1016实现设计,给出了实测波形。分析了14位3MHz模数转换器AD9243和9位4k容量的FIFO存储器IDT7204的时序,设计中使用2片IDT7204构成一个14位的缓存器,给出了数据采集系统接口电路图,并对电路设计进行了说明。

基于AD6645的脉冲功率测量模块的设计

AD6645是美国ADI公司推出的高速14位模数转换器(ADC),具有精度高、转换速度快等特点,是当前用于高速采集的优选器件。本文阐述了基于AD6645脉冲功率测量系统的组成,并详细说明了脉冲功率测量模块及接口的实现。

基于FPGA的多路数字信号复接系统设计与实现

数字复分接技术是数字通信网中的一项重要技术,能将若干路低速信号合并为一路高速信号,以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上,采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计,利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件,对设计进行仿真验证,仿真结果表明,设计实现了复接系统,便于修改电路结构,增强了设计的灵活性,且节约了系统资源。

FIFORAM在双机并行通信中应用

分析了ＦＩＦＯＲＡＭＩＤＴ７２０２的结构。

高速同步FIFO存储器在数字信号源中的应用

CY7C4245是一种带有数据重发功能的高速FIFO芯片。文章介绍了它的特点、性能及用法,并以它为核心,利用其数据重发功能设计实现了高速数字信号源。

一种基于DSP的高速数据采集系统的设计与实现

研究了一种以数字信号处理器 (DSP)为核心的高速多通道数据采集系统 ,详细讨论了该数据系统的结构与软、硬件实现 ,分析了计算机并口处于EPP模式下和DSP进行通讯的原理 ,设计了在EPP模式下采用FIFO实现高速数据传输的电路 ,并论述了数据采集软件开发中的若干关键技术。现场运行表明 ,该数据采集系统具有速度快、控制方便。

模数转换器AD9243与FIFO的接口设计

介绍了一种高速模数转换器AD9243与FIFO的接口电路,AD9243是3MHz的14位模数转换器,IDT7204是一种9位4K容量的先进先出双端口缓存器。设计中便用两片IDT7204构成一个14位4K容量的缓存器。