基于22nm工艺的GNSS芯片片上偏差的时序分析

静态时序分析是芯片设计的一个重要环节。在22nm工艺下的静态时序分析中,采用传统的OCV方法会导致时序不准确、性能不稳定和设计鲁棒性下降等问题。为了提高时序精确性和缩小设计周期,提出了一种基于22 nm工艺的GNSS导航芯片分析方法,使用ICC2实现布局布线以及PrimeTime工具实现静态时序分析;将遵循正态分布的局部参数替代固定的全局参数,采用参数式片上偏差技术结合路径分析模式进行建模。实验结果表明,参数式片上偏差与路径相结合建模的分析方法相较于先进式片上偏差技术,WNS优化了约56.2%,TNS改善了约82.2%,总违例路径减少了58.7%,节省了高达50.8%的时序分析时间,验证了参数式片上偏差与路径相结合的方法的优越性,降低了悲观度,提高了时序精确性,缩小了设计周期。