多端口存储器控制器IP核的设计与实现

提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 MHz.FPGA验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.

基于AMBA总线的相控阵雷达波控SoC设计

针对相控阵雷达波控系统高速、小型化、集成化的发展趋势,提出了一种基于ARM核和先进微控制器总线架构的波控片上系统方案,对主要组成模块的设计和验证方法进行了详细描述。验证结果表明,波控片上系统结合了硬件运算模块高速和软件设计灵活的特点,可满足各种相控阵雷达不同工作方式的需求。

一种基ARM7的无线局域网MAC片上系统架构

提出了一种ARM7TDMI核和先进微控制器总线架构的无线局域网MAC控制器片上系统方案,对各个组成模块进行了详细描述,并从设计复杂度、功耗、性能等方面对其该方案和其他方案进行了分析和比较。

AMBA总线及其应用

介绍了AMBA总线,并且使用ModelSim仿真软件对一个应用AMAB总线的设计进行了仿真,验证了设计与AMBA总线的兼容性。AMBA总线可以提供一个具有多个主单元,支持宽带宽高性能的系统。个后,AMSA总线必将在越来越多的SoC设计中得到应用。

五级流水线RISC-V微处理器的研究与设计

针对嵌入式领域低开销、高性能的应用需求,设计一种基于RISC-V开源指令集架构的32 bit微处理器。采用顺序发射、顺序执行、乱序写回的五级流水线结构,实现了整型和乘除法指令集模块组合。为了应对流水线冲突,处理器采用动态分支预测技术,设计数据相关性控制和乱序写回机制。使用Verilog进行设计并采用先进高性能总线(AHB)和高级外围总线(APB)为互联总线协议构建片上系统(SoC)。在仿真环境下通过编写RV32IM汇编指令测试程序,完成对处理器逻辑功能的验证。在Vivado综合工具下添加时序约束和物理约束条件后,对处理器代码进行逻辑综合并分析处理器硬件资源利用情况,最后将综合生成的码流文件下载到Xilinx Artix-7(XC7A200T-2FBG484I)现场可编程门阵列(FPGA)开发板中并以50 MHz的主频运行CoreMark程序,CoreMark跑分达到3.25 CoreMark/MHz。实验结果表明,处理器性能跑分与ARM Cortex-M3系列处理器基本持平,在各项技术对比指标相同的前提下,所设计的处理器跑分均优于RISC-V处理器对比项。所设计的处理器逻辑功能正确,使用较低的硬件开销,取得相对较高的性能指标,适用于成本受限的高性能嵌入式应用领域。

SOC中的常用互连总线

本文介绍几种目前常用SOC互连总线、特性及分类方法 ,比较它们的结构和时钟 ,列出传输类型和仲裁方法 ,讨论重构和性能衡量标准。期望产生一种公共接口 ,使系统设计相对容易。

工业通信:现在和可预见的未来

在现代的生产环境中,工业通信的基本任务就是实现各系统之间数据和信息的无缝和无障碍流动。围绕这一目标,工业通信的发展和创新主要包括:如何实现以太网的一网到底,让以太网延伸至现场通信,并确保以太网实现实时通信和非实时通信在时间尺度和数据量的协调和平衡,为不同传输要求的网络数据提供所需的确定性保证;使通信成为横向数据交换和纵向数据交换的手段和具有语义属性的信息交换的高效工具。环绕这一主题,着重展开对工业通信现在和可预见未来的概述。

基于RFID电子标签的物联网物流管理系统

1.硬件设计1.1ARM11处理器。ARM11处理器是ARM企业近些年发布的新一代处理器,都是基于ARMV6的指令架构设计研发的,ARM11具有很高的解决性能与相对较低的功能损耗。基于RFID电子标签的物联网物流管理系统就采用了ARM11处理器,并且还采用了ARM11处理器中的MCU芯片。是一款16/32位微处理器,它的工作质量稳定,这是一款功能损耗低、特性强的微控制器。S3C6410采用了32/64位内部结构系统总线架构设计,另外还具备非常强的硬件加速器,能够很好地适用于视频处理、实际操作及其缩小放大。

低功耗总线编码技术

为了降低总线翻转率通常对总线进行编码。B-I编码是这些编码方法中比较简单实用的一种编码方法。但在连续传输时,它对翻转率降低不明显。该文对B-I编码加以改进,在编码前进行连续与非连续的判断。在连续传输时采用渐进零翻转编码,从而使得总线进行连续传输时翻转率接近为零。改进后的编码对同一段程序,相对于B-I编码翻转率进一步下降了28.7%,面积增加了18 225μm2。

先进战斗机的综合飞行器管理系统综述

现代战斗机设计对飞机的气动性能和功能综合提出更高的要求,这促使先进战斗机采用综合飞行器管理系统实现飞机的性能、可靠性、维修性的提高和系统重量、体积、布线的复杂性、全寿命周期费用的降低等。探讨了F-22、EF-2000和F-35战斗机的综合飞行器管理系统的体系架构、计算机组成、系统总线和接口单元构成与主要功能;对这些系统的计算机性能、容错配置、系统总线、功能综合、技术路线等特性进行比较分析。结果表明:高度的功能综合、网络化、分布式开放系统结构,高速数据总线,高安全实时分区操作系统、COTS的广泛使用将是新一代综合飞行器管理系统发展的显著特征。

一种基于ARM7TDMI的用户可重构SoC构架研究

提出了一种基于ARM7TDMI嵌入式内核用户可重构系统芯片构架。该架构由ARM系统的固定逻辑、重构控制模块、数据总线接口控制模块组成,相对于专用系统芯片或FPGA,该架构表现出很大的突出的灵活性、高效性。最后还对用户可重构芯片的集成开发环境及联合仿真等方面进行了详细的论述。

一种基于FPGA的SOC设计与实现

为减少在印制电路板(PCB)设计中的面积开销,介绍一种Flash结构的现场可编程门阵列(FPGA)器件,进而介绍采用该器件搭建基于先进精简指令集机器(ARM)的片上系统(SOC)电路的设计方法,该方法按照高级微控制器总线架构(AMBA),设计ARM7处理器微系统及其外设电路,通过用搭建的系统对片外存储器进行擦写,以及通过编写软硬件代码定制符合ARM7外围低速总线协议的用户逻辑外设,验证了系统的准确性,该系统可用于验证SOC设计系统。

工作负荷水涨船高 MCU协助提升嵌入式系统实时效能

嵌入式系统中,以前微控制器(MCU)必须在两个通讯总线上处理25笔4位的信息,现在则必须要在4个通讯总线上处理200笔4位的信息。提升处理器效能方法不外乎提升速度及数据总线,但两种作法都必须以牺牲成本为代价。而在 S12X 架构中采用创新技术,则可提升实时处理信息的能力。

片上网络取代片上总线

法国高新企业Arteris公司日前公布了一种可取代传统片上总线系统的新型解决方案,即可适应当今许多复杂单片系统(SoC)设计所采用的多个异步时钟的片上网络(NOC)系统.NOC解决方案为片上通信提供了一种全新的联网手段,据称其性能大约为传统总线系统的三倍.SoC解决方案可与专用片上总线架构及商用片上总线--如ARM公司的AMBA(高级微控制器总线架构)及Sonic公司的SiliconBackplane等相媲美.